工作站和服务器的高速内存包含双数据速率(DDR)同步dram (sdram)。这些存储ic在2.5V或1.8V的电源电压下工作，并且需要等于电源电压一半的参考电压(V(REF) = 1/2V(DD))。它们的逻辑输出通过电阻连接到终端电压V(TT)，该电压等于并跟踪V(REF)。也就是说，V(TT)必须根据需要输入或吸收电流，同时保持V(TT) = V(REF)±0.04V。

图1的电路为2.5V和1.8V存储系统提供了这个V(TT)终止电压(具有6A源/接收能力)。U1是一种低压降压控制器，其最小工作电压(3.15V)与大多数计算机系统中的3.3V I/ o逻辑电源兼容。U1的强制pwm工作方式可以根据需要吸收或输入输出电流，以维持稳压输出电压，其最大吸收电流等于其最大源电流。(当下沉电流时，它返回一些电流到输入电源。)

运算放大器U2将来自U1的1/2V(DD)(由R5和R6创建)与V(REF)进行比较，并产生通过R2应用到U1的反馈终端(引脚3)的错误信号。该动作迫使V(TT)输出(在这种情况下为0.9V)跟踪1/2V(DD)。U2具有此应用所需的性能:低输入偏置电压、低输入偏置电流和轨对轨输出能力。为了向内存系统提供1/2V(DD)，您可能需要在R5/R6分频器上添加一个缓冲区。