通用锁相环(PLL)允许参考频率与工作频率的乘法，范围从“直流到日光”。然而，对于某些应用来说，锁相环是多余的，特别是当输入频率只需要翻倍时。对于这些情况，一种更简单的方法(如图1中的电路)也可以完成同样的工作。

该电路中的参考频率驱动异或门(异或门U2)的输入以及延迟电路的输入。由R1, C1和比较器U1组成，延迟电路驱动XOR门的第二个输入。来自电源的电阻分压器为延迟电路(在这种情况下为2.5V)建立了50%的阈值。

电路的工作很容易用它对离散脉冲的响应来说明。如果输入长时间低，则由于比较器的信号反转，XOR门的引脚4低而引脚5高。因此异或输出是高的。如果引脚4输入现在被驱动为高电平，则异或门通过驱动其输出低电平立即响应。但在延迟电路响应后(在这种情况下约为15ns)，异或输出返回高电平。因此，输入端的单个上升沿会在异或输出端产生单个负脉冲。以类似的方式，系统产生一个脉冲来响应输入下降沿。由此产生的输出(图2)将输入频率从15MHz加倍到30MHz。

几个简单的选择就可以为应用程序配置这个电路。逻辑门必须在所需的电源电压下工作，并为应用提供足够的速度。延迟分量R1和C1由方程确定

其中f(DOUBLE)是期望的(加倍的)输出频率。在较高频率时，R1应在1k欧姆范围内，但在较低频率时，其值可以增加。R1和C1的计算值可能需要调整以补偿比较器中的传播延迟。选择快速比较器(如MAX9010)有助于减轻这种担忧。对于低电平信号，MAX9010的传播延迟为5ns，但在此应用程序中的高水平超速使得它比5ns更快。

该电路在时钟频率已经存在的系统中很有用，但其他电路需要更高的频率。使用倍频器而不是第二个时钟振荡器可以防止可能发生的拍频。

这个设计理念出现在2003年12月15日的EE Times杂志上。