在这个技术快速发展的数字时代背后，电子制造商不断开发行业所需的基本组件和工具，以支持这一数字化趋势。在仿真世界中，这意味着设计人员可以在他们的系统设计验证中使用模型的可用性，以确保一旦电路板开发开始，他们的设计的功能。SPICE和IBIS模型是两种常用的仿真模型，主要用于在制造前测试设计。虽然这些本质上都是行为模型，但对于何时在模拟中使用它们有一些建议。

使用仿真模型的好处

一般来说，仿真模型帮助系统设计者在原型设计之前模拟电路设计。在使用IBIS和SPICE仿真模型时，目标不仅仅是模拟，而且还可以发现与信号完整性相关的任何问题，直至电路设计性能。这些问题通常是由电路板设计的特点引起的，包括走线，或者可能像组件功能一样简单。

IBIS模型不仅表示元件的箝位行为和驱动强度，还表示数字输入/输出(I/O)缓冲器的阻抗，包括驱动器和/或接收器的输出和输入阻抗。这些在模型中没有直接声明，但是它们已经隐含在表示组件行为的I-V数据中。在模拟过程中确定缓冲阻抗非常重要，因为缓冲阻抗是解决串扰和反射等信号完整性问题的关键。串扰是一种不需要的信号干扰，当信号在一条走线上与另一条走线上的信号耦合时发生。另一方面，反射是在电路板制造之前的信号完整性模拟中遇到的最常见问题之一，并且当输入或输出缓冲器的阻抗与走线的特性阻抗之间存在不匹配时，就会发生反射。理想情况下，进入设备并沿着走线传播的信号应该在没有任何干扰的情况下到达走线的另一端。但在现实中，这种情况通常不会发生。由于阻抗失配，影响了信号的完整性。在反射发生时，通常会发生的情况是，沿传输线传播的信号的一部分将到达另一端，而该信号的一部分将返回。解决此问题的策略之一是向缓冲区添加终止。设计人员利用IBIS模型的阻抗特性来计算用于终端的串联或并联电阻，匹配引脚和传输线之间的阻抗，并解决信号反射问题。

SPICE模型通过预测电路行为，在有效利用时间和金钱方面发挥着重要作用，因此可以在原型构建之前看到，考虑和解决可能出现的问题，以期望提高电路性能。成本和速度是SPICE模型仿真的两个主要优点。这是为了避免过程早期的电路错误，这可能导致昂贵和耗时的原型返工和组件重新排序和重新组装。现在的仿真模型更加先进，可以提供精确的部件性能近似。设计人员可以很容易地交换元件，以评估不同材料清单(bom)的电路设计。同时，一旦出现原型错误，设计人员不必花费更多时间对电路组件进行原型设计，然后再进行重新组装。

背景

什么是SPICE模型?

SPICE是集成电路仿真程序(Simulation Program with Integrated Circuit Emphasis)的首字母缩略词，是一种通用电路模拟器，它采用描述电路元件(晶体管、电阻器和电容器)及其连接的文本网表，并使用节点分析将它们转换为数学方程并求解它们。相比之下，SPICE模型是一种基于文本的行为模型，SPICE模拟器使用它在数学上预测设备在不同条件下的行为。

什么是IBIS模型?

IBIS是输入/输出缓冲区信息规范的缩写。它是描述设备的数字输入和输出缓冲器行为的行为模型。它由描述数字缓冲器内组件的电流-电压(I- v)关系的表格数据组成，以及输出或I/O缓冲器的电压跨时间(V-t)开关特性。它用于系统板在制造之前的信号完整性分析，并以纯ascii文本格式的数据呈现。它不公开任何专有信息，因为IBIS模型就像一个黑盒模型，不包含可以逆向工程的内部信息。

模型概述

他们长什么样?

IBIS和SPICE模型都是基于文本的行为模型，如图1所示，其中的内容可以使用记事本等简单工具查看。但是，为了更方便地浏览模型，建议使用Cadence model Integrity或siemens的HyperLynx来查看IBIS文件。另一方面，SPICE模型可以打开并安装到各种SPICE仿真工具中，如LTspice, NI Multisim ，OrCAD PSpice 或其他SPICE模拟器。

SPICE和IBIS模型都是不可执行的文件，并且是基于文本的描述文件。这两种模式主要由三个部分组成:

• 头文件:提供关于模型、设备、修订历史、特定于模型的注释以及正在建模的设备的公司或品牌的简要描述或一般信息。

• 模型名称/标题:基本上提到设备名称，引脚输出和/或引脚缓冲区映射。点子电路<空间>模型名称(。subkt ADGxx) <space>在SPICE中使用引脚线。而对于IBIS，则以[Component] ADGxx</space></space>

• 模型结构:模型的基于文本的表示。SPICE模型由不同的模块组成，展示了器件的每个参数，包括引脚功能，这些引脚功能可能由电容、电阻、二极管、电压和电流源等原始和本地组件组成。另一方面，IBIS模型由I/V和V/T数据表组成，对每个数字I/O缓冲区进行建模。

到哪里去找?

SPICE和IBIS模型大多位于个别半导体公司的网页上。如今，半导体制造商开发仿真模型来表示他们的产品，同时维护模型的包容性、内容、准确性和模型支持。Devices的网站提供了多种SPICE和IBIS型号的产品，如图2所示。

其他SPICE模型可以在制造商的SPICE模拟器的库中固有地找到。图3显示了LTspice的交换机库，它涵盖了大多数交换机产品。为了更简单的模拟方法，选择一个具有广泛可用的SPICE模型库的SPICE模拟器将是有益的。

补充文件

SPICE和IBIS模型都需要一个称为符号的附带文件，以便在模拟器中使用。IBIS模型通常以基于文本的表示数据的形式出现，但是为了使用电子设计自动化工具模拟它们，它们被放置到连接外部组件的符号中。与IBIS模型类似，SPICE模型也需要一个符号文件，通常采用点符号(.asy)格式，必须同时安装到SPICE模拟器库中。一旦模型和符号都添加/设置到库中，设计人员就可以在电路仿真中使用模型。图4和图5显示了IBIS和SPICE模型中使用的符号文件的示例。

对于IBIS和SPICE，符号文件不是由制造商提供的，但大多数模拟器都有可用的模板符号，可根据引脚数量或设备类型使用。此外，对于SPICE，还可以自动生成符号文件，此功能取决于SPICE模拟器。

模型比较

香料模型

通常，SPICE模型复制组件的行为，包括其引脚输出、引脚配置、功能和其他操作。这些模型没有标准的体系结构，但目标是创建一个体系结构，该体系结构精确地复制组件的预期行为性能，包括其pin函数。该模型可能由诸如电阻、电容器、二极管和晶体管等无源元件组成，这些元件在设计时相应地创建目标元件的行为。要记住的一点是，由于SPICE模型准确地复制了组件的行为，因此它们可能包含复杂的电路，这可能导致模拟周期变慢。SPICE模型的范围可以从描述无源元件(如电阻)的简单一行文本到更复杂的电路和子电路(可能长达数百行)。

如上所述，SPICE模型可以使用基于文本的工具打开，但对于大多数最新的SPICE模拟器，可以查看等效的原理图表示，以便更轻松地进行电路分析，如图6所示，其中三安培状态变量滤波器也可以转换为描述电路元件及其连接的等效文本网表。

就模型性能而言，SPICE模型的经验法则是与设备数据表的规格和功能相比，提供接近的行为性能。例如，开关SPICE模型应该具有导通电阻和定时参数，而放大器最有可能具有增益带宽和输入失调参数。与此相关，模型功能和规格必须接近或在数据表中提供的最小或最大值的典型值范围内。

宜必思模型

通常，IBIS模型在表示数字I/O缓冲区时遵循标准体系结构。这是通过IBIS关键字表示完成的，该表示用于描述每个数字缓冲区的组件，如图7所示。这些IBIS关键字以V-I查找数据表和V-t查找数据表的形式出现。

左边的图8显示了IBIS模型中V-I查找表的示例，右边的图8显示了使用siemens的HyperLynx绘制该V-I查找表时的波形。它是在一组电压范围(通常从-V (DD)到两倍V(DD))下进行的一系列电流测量，以表示特定IBIS组件在三种条件下的行为:典型、慢角和快角。这是通过改变工艺角、工作电压和设备的工作温度来实现的。这些表以关键字[Power_clamp]和[GND_clamp]的形式表示接收机的箝位保护元件，以关键字[Pullup]和[Pulldown]的形式表示I/O缓冲器的驱动强度。这4个V-I关键字在模型中分别表示，因为接收模式和驱动模式都是信号完整性仿真所必需的。

另一方面，V-t表以[rising_波形]和[falling_波形]的形式表示驱动器从一种状态转换到另一种状态时的切换特性，当负载参考V(DD)和地时。它还包含I/O缓冲区的转换率，在IBIS关键字[Ramp]下，为转换边缘的20%到80%。这些波形和斜坡数据描述了驱动元件相对于时间打开或关闭的速度。

虽然这些关键词在模型中是单独表示的，但在仿真中使用时，电子设计自动化仿真工具将这些V-I和V-t数据结合起来，构建基于其工作区域的缓冲模型，并将其用于对印刷电路板进行信号完整性仿真和时序分析。

此外，IBIS模型还包含器件的RLC引脚和/或封装寄生值，以及每个I/O缓冲区的缓冲电容(C_Comp)。C_comp是从焊盘到缓冲器所看到的电容，不包括封装电容。

要了解更多关于IBIS模型中的V-I和V-t数据表或关键字的信息，可以参考之前发表的文章“IBIS建模—第1部分:为什么IBIS建模对设计的成功至关重要”。

仿真工具

有广泛的行业标准SPICE和IBIS模拟器，为大多数高速设计系统和混合信号电路提供设计仿真，适用于专业人士和教育。SPICE模拟器通常根据电路的连接/节点生成节点方程，然后尝试求解各自节点上的电流和电压值。另一方面，IBIS模拟器引用模型中提供的V-I和V-t查找数据表来预测信号的输出行为。行业中常用的模拟器有:

宜必思模拟器

• 西门子的HyperLynx是一种电子设计自动化工具，用于分析高速电子设计中的信号完整性、电源完整性、电气设计规则检查和电磁建模。该工具可用于IBIS模型的查看、编辑和模拟。

• 是德科技的先进设计系统是一种电子设计自动化工具，用于各种设计过程，如频率和时域电路仿真、原理图设计和布局、设计规则检查和电磁场仿真。该工具通常用于IBIS模型模拟。

香料模拟器

• LTspice是高性能SPICE模拟器软件，包括图形原理图捕获接口。可以使用内置的波形查看器探测原理图以生成仿真结果。这个SPICE模拟器的图形用户界面(GUI)是基于输入原理图所需的键盘输入和鼠标运动的统计分析，与其他SPICE模拟相比，它可以更具交互性。LTspice包括一个广泛的SPICE模型库，涵盖了大多数产品和信号链产品，以及一个无源元件库。

• NI Multisim具有交互式原理图环境，可即时可视化和分析电子电路行为。该模拟器具有虚拟示波器，数字万用表和其他台架设备，使电路模拟体验接近典型的工程师台架评估环境。

• OrCAD PSpice Designer结合了原理图输入、本地、混合信号和分析引擎，提供完整的电路仿真和验证解决方案。无论您是简单电路的原型设计，设计复杂的系统，还是验证组件的良率和可靠性，OrCAD PSpice技术都可以提供最好的高性能电路仿真，在进行布局和制造之前分析和完善您的电路，组件和参数。

IBIS模型和SPICE模型用例

宜必思模型

IBIS模型通常以基于文本的表示数据的形式出现，但是为了使用EDA工具模拟它们，它们被放置到连接外部组件的符号中。然后，模拟器将使用模型中包含的数据来分析和预测给定情况下的缓冲区行为。

西门子的HyperLynx和是德科技的先进设计系统已经拥有IBIS符号，设计师可以在他们的模拟中使用。图9将显示这些符号在这些工具中的显示方式。

• 在HyperLynx中，当模拟单端输入或输出缓冲区时，可以使用左图中第一个高亮显示的缓冲区，然后在其中加载IBIS模型并选择要模拟的特定缓冲区。如果选择了输出缓冲区模型，该工具将自动显示输出缓冲区。否则，如果要模拟输入缓冲区，该工具将自动将该符号转换为输入缓冲区符号。

• 在高级设计系统中，信号完整性- ibis的调色板将显示各种类型的缓冲模型。如果需要开漏输出，则必须选择标记为OSNK的符号，或者如果要模拟终结器，则必须在模拟中使用标记为T的符号。请注意，如果选择了错误的符号，可能会导致错误。例如，当需要输入缓冲区，但在原理图中放置了输出缓冲区符号时，将无法看到IBIS中建模的可用输入缓冲引脚，因为模拟器只允许在符号中加载输出缓冲引脚。

IBIS模型仿真的一个应用是解决通常由缓冲区和作为传输线的PCB走线之间的阻抗不匹配引起的不想要的信号行为。作为一个示例，请考虑图10中使用HyperLynx的原理图模拟。

图10显示了一个使用50 欧姆跟踪的未终止输出缓冲区模拟，该跟踪会产生不需要的过调和过调信号。这可以通过增加一个串联端接电阻来匹配缓冲器和走线之间的阻抗来解决。但在此之前，必须首先确定输出缓冲器的阻抗。

在IBIS模型中发现的V-t表，相对于地的[rising_波形]和相对于V(DD)的[falling_波形]可用于计算缓冲器的输出阻抗，因为该参数已经在模型中表示的数据中固有。使用分压器定理，可以推导出缓冲阻抗值，并使用该值来计算需要添加到模型中的适当的终端电阻，以匹配缓冲区和走线之间的阻抗。这将有助于解决阻抗失配，消除信号中不必要的过冲和欠冲。

图11显示了分压器的原理图，其中Z(b)是模型中的缓冲阻抗、R_fixture和V_fixture，而V(SETTLE)是V-t波形沉降处的电压。

一旦确定了终端电阻器值，应将其添加到原理图中。

图13显示了终止的原理图及其相应的结果，其中已经解决了初始超调和过调。

上面讨论的方法只是可以用来计算缓冲阻抗和解决不匹配阻抗问题的策略之一。还有其他方法，如使用IBIS模型的下拉V-I表和执行载重线分析来确定工作点。从那里，可以导出输出阻抗以及串联终端电阻的值。

香料模型

图14显示了在瞬态分析中使用ADG1634L模型的SPICE模拟示例。设计人员可以评估ADG1634L的性能(在本例中)，并对其进行仿真，以检查器件的时序和其他功能，其中绘图结果将在时域中显示。瞬态分析预测组件在指定时间范围内的行为。SPICE模型还可以模拟不同的分析类型，如直流分析和交流分析。直流分析是根据一定范围的直流输入值计算电路的电压和电流。交流分析确定电路中节点的相位和幅度，这在试图检查频域电路行为时可能很有用。

进一步扩展，可以在SPICE中模拟更复杂的电路设计，以确定设计的性能。参见图15中的示例。

哪种模型更适合你的模拟?

如果IBIS模型最适合电路仿真，需要考虑以下几点:

• 如果设计人员正在寻找数字I/O缓冲器的行为特征，如缓冲器阻抗、驱动强度、上升时间或下降时间

• 当您试图评估的组件是数字组件(如fpga)时

• 当连接到PCB走线时，涉及元件的数字I/O引脚的信号完整性或可能的传输线错误的设计

另一方面，对于需要更完整的组件性能的电路仿真，包括其，数字和电源引脚功能以及连接到电路中多个组件时的行为响应，最好使用SPICE模型。与IBIS模型相比，使用SPICE模型的其他要点包括:

• 当试图评估在电路中使用的组件的功能和行为性能时

• 当试图评估组件在不同分析和域(时间或频率)下的行为响应时

• 对于复杂的设计，需要密集的节点分析和解决电路中的电流和电压节点

结论

SPICE和IBIS模型在业界越来越受欢迎，因为这些模型可以帮助设计工程师在原型制作之前和过程中验证目标电路的性能，从而节省成本和时间。这两种模式本质上都是行为模式。SPICE模型通常复制组件的行为，包括其引脚输出、引脚配置、功能和其他操作。IBIS模型使用表列电压-电流和电压-时间信息中的参数模拟设备的数字I/O行为。为了使用这些模型，SPICE和IBIS模型都需要一个在模拟器中使用的称为符号的附带文件。SPICE模型仿真预测组件的性能，包括其预期引脚功能和配置，而IBIS模型仿真通常用于预测数字I/O引脚上信号完整性问题的发生，例如PCB仿真期间的阻抗失配、串扰、反射、欠调或过调。选择使用哪个模型取决于设计者使用模型的目的。对于与信号完整性、驱动强度或连接到PCB走线时组件的数字I/O引脚的可能传输线误差有关的设计，强烈建议使用IBIS模型。另一方面，对于在电路中使用时寻找组件性能(包括其，数字和电源引脚功能)的电路仿真，建议使用SPICE模型。

参考电路

阿隆索,Gabino。“与LTspice一起开始运行”，《对话》，第53卷，第4期，2019年12月。

恩格尔哈特,迈克。“SPICE差异化”，《创新》杂志，2015年1月。

利文斯,罗伊。《如何使用IBIS模型》，2014年3月。

利文索尔，罗伊和琳恩·格林。半导体建模:用于模拟信号、功率和电磁完整性。施普林格,2006年。

Lim, Jermaine和Keith Francisco-Tapan。“IBIS建模-第1部分:为什么IBIS建模对您的设计成功至关重要”，对话，Vol. 55, No. 3, 2021年9月。

“高级设计系统”，维基百科，自由百科全书，2022年5月。

HyperLynx高速设计分析;验证，西门子。

“IBIS 4.0版的IBIS建模食谱”，IBIS开放论坛，2005年9月。

“LTspice :原理图编辑器”Devices, Inc。

“LTspice :概述”Devices, Inc。

“为什么是宜必思?”Advanced Micro Devices公司