介绍

48v配电轨通常被降压到一些中间电压，通常是12v或更低，然后不同的局部负载点稳压器直接向不同的负载提供各种不同的电压。对于48v至12v的降压稳压器，首先要考虑的选择之一是多相降压转换器(图1)。这是一种具有稳压V(O)和快速瞬态的解决方案，实现简单且价格低廉。对于几百瓦到1千瓦的功率范围，可以考虑4个并联相。然而，由于高效率通常是优先考虑的:与具有12 V甚至5 V输入的较低电压应用相比，48v类型的转换器的开关频率通常相对较低，以保持开关损耗降低。这对磁性的伤害是伏特×秒的两倍，因为已经明显的电压也被施加了相对较长的时间。因此，48v的磁性通常体积庞大，与较低电压应用相比，具有多匝绕组以承受显着增加的伏特×秒。在48v降压变换器中仍然可以实现高效率，但通常具有显着的整体尺寸，其中电感占据了大部分体积。

基本的48v至12v ~ 1kw降压变换器具有4相，分立电感6.8 μH，开关200khz。到目前为止，这四个电感器是最大和最高的组件，占解决方案体积的大部分。本文的目标是保持或提高这种初始设计的高效率，但显著减小磁性的尺寸。

常规降压各相的电流纹波如式1所示，其中占空比为D = V(O)/V(in)， V(O)为输出电压，V(in)为输入电压，L为电感值，F(s)为开关频率。

将离散电感(DL)替换为漏感L(k)和互感L(m)的耦合电感(1-7)，则CL(耦合电感)中的电流纹波如式2.6所示。FOM表示为式3，其中N(ph)为耦合相数，ρ为耦合系数(式4)，j为运行指标，它正好定义了占空比的适用区间(式5)。

将离散电感(DL)替换为漏感L(k)和互感L(m)的耦合电感(1-7)，则CL(耦合电感)中的电流纹波如式2.6所示。FOM表示为式3，其中N(ph)为耦合相数，ρ为耦合系数(式4)，j为运行指标，它正好定义了占空比的适用区间(式5)。

CL注意事项

改进的第一步是绘制N(ph) = 4时的FOM，对于耦合系数L(m)/L(k)的几个实际合理值(图2)。红色曲线L(m)/L(k) = 0表示离散电感器的FOM = 1基线。结果表明，漏电极低的缺口CL (NCL)结构通常可以获得非常高的L(m)/L(k)，从而获得很高的FOM值。(8,9)然而，当感兴趣的占空比理想地恰好在第一个缺口D = 12 V/48 V=0.25时，有必要考虑V(in)和V(O)的一定范围。有时标称V(IN)可以是48v或54v加上一些公差，V(O)可以从12v调整，等等。如果占空比在D = 0.25附近的某个范围内变化，为了保持对电流纹波的控制，我们选择了具有显著泄漏的典型CL设计，而不是仍然具有显著FOM值的NCL。假设L(m)/L(k) >4，与DL基线相比，图2中的FOM可以考虑降低CL中的电感值~6倍的好处。减少能量存储将直接影响所需的磁性体积。因此，将DL = 6.8 μH降低到CL = 1.1 μH应该有利于减小尺寸。

相应的电流纹波如图3所示，在V(in) = 48 V和F(s) = 200 kHz条件下，将基线设计DL = 6.8 μH与建议的4相CL = 4 × 1.1 μH (L(m) = 4.9 μH)进行比较。在感兴趣的区域，CL的电流纹波与DL相似或小于DL。这意味着所有电路波形的均方根是相似的，传导损耗也是如此。相同F(s)下的相同纹波也意味着相同的开关损耗，栅极驱动损耗等，这意味着两种解决方案之间的效率应该非常相似(假设DL和CL电感损耗的贡献相似，作为唯一的区别)。

设计CL = 4× 1.1 μH如图4所示，取代了4个DL = 6.8 μH的电感器。(5)每个DL为28mm × 28mm × 16mm，假设它们彼此间隔0.5 mm:尺寸为56.5 mm × 18mm × 12.6 mm的4相CL使磁性体积减小了4倍。完整的1.2 kW 48v至12v稳压解决方案如图5所示，单个PCB侧的组件位于1/4砖的轮廓内。CL尺寸和占地面积专门设计为适合两个CL部件在一个行业标准的四分之一砖尺寸。将所有~ 1mm的组件(场效应管、控制器ic、陶瓷电容器等)放置在PCB的底部，可以实现1.2 kW解决方案的1/8砖尺寸。

提高性能

当DL = 6.8 μH的电感改为CL = 4 × 1.1 μH时，电感的电流转换率极限也提高了6倍，这对瞬态性能的改善总是有帮助的。最重要的是，在100°C时，电感器的饱和额定值提高了约2倍，尽管总磁性体积减少了4倍。

所提出的V(O) = 12 V输出的V(IN) = 48 V溶液的瞬态性能如图6所示。正如预期的那样，反馈将输出电压调节到负载电流变化的预设值，也补偿输入电压的任何变化。

实现的效率可能是最重要的性能参数，如图7所示。它与最先进的工业解决方案进行了比较:48 V至12 V(固定4:1降压)有限责任公司，矩阵变压器和氮化镓场效应管在初级和次级侧。(10)比较了97.6%的满载效率和96.3%的基准效率。这意味着在全功率下的损耗减少了16.6 W，在提出的解决方案中实现了1.6倍的改进。在效率已经很高的情况下，这种损耗的降低通常很难实现。

在规模和效率之间进行权衡当然是可能的。图8比较了CL = 4× 1.1 μH(与DL相比磁性尺寸减小了4倍)和更大CL = 4× 3 μH的效率，电感体积仅减小了2倍。物理上CL = 4 × 3 μH越大，漏电L(k) = 3 μH越高，互感L(m) = 10 μH越大。这允许一个舒适的F(s)降低到110 kHz，在整个负载范围内显著提高效率。

结论

利用耦合电感的优势，48v至12v解决方案将总磁性尺寸从基本离散电感减小了4倍，在行业标准1/8砖形状因素下实现1.2 kW。在保持优异的效率性能的同时，实现了4倍的磁性尺寸减小，将瞬态电感电流转换率提高了6倍，将电感I(sat)额定值提高了2倍。

与行业最先进的48v至12v解决方案相比，在相同的外形尺寸下，在全功率下可实现约1.6倍的损耗降低。如果可以接受较小的磁性尺寸减小，效率也会进一步提高。

同时，提出的解决方案是完全规范的，直接放置在客户主板上，并利用标准硅场效应管进一步优化成本。这与所有GaN fet的非调节4:1 LLC相比，作为一个单独的模块制造，具有多层，敏感布局和嵌入式矩阵变压器的专用PCB。

整体性能增益说明了耦合电感器的专利IP的优势，我们很高兴为我们的许多客户提供DC-to-DC应用。

参考电路

(1)艾伦·m·舒尔茨和查尔斯·r·沙利文。“耦合电感绕组的电压转换器及相关方法”，美国专利6,362,986,2001年3月。

(2)李洁丽。DC-DC变换器中的耦合电感设计。硕士论文，2001年，达特茅斯学院。

(3)黄佩良，徐鹏，杨鹏，李福昌。“带耦合电感的交错vrm的性能改进”，《IEEE电力电子学报》，第16卷，第4期，2001年7月。

(4)闫东。“负载点应用中多相耦合电感降压变换器的研究”，博士论文，2009，弗吉尼亚理工学院和州立大学，美国。

(5)亚历山大·伊克里尼科夫。“改进漏感控制的耦合电感”，美国专利8,102.233,2009年1月。

(6)亚历山大·伊克里尼科夫和狄遥。“解决耦合电感的磁芯损耗”，电子设计新闻，2016年12月，

(7)亚历山大·伊克里尼科夫。耦合电感基本原理和好处> Devices, Inc.， 2021。

(8)亚历山大·伊克里尼科夫。多相DC-DC应用中磁学的发展与比较IEEE应用电力电子会议，2023年3月。

(9)亚历山大·伊克里尼科夫和狄·姚。“多相磁变换器:TLVR vs CL和新型优化结构”，PCIM Europe, 2023年5月。

(10)“epc9174 -评估板”，高效电力转换公司。