2012年10月11日，ARM今日宣布推出CoreLink? CCN-504高速缓存一致性互连网络（cache coherent network），以响应在未来10到15年剧增的数据量及市场对节能网络基础设施与服务器的需求。这项先进的系统IP每秒可传输高达1兆兆比特的可用系统带宽，帮助系统级芯片（SoC）设计厂商针对采用ARM Cortex?-A15 MPCore?处理器及下一代64位处理器的“多核”企业解决方案提供高性能的高速缓存一致性互连。

       CoreLink? CCN-504目前已由储存、移动网络与客户端计算的智能半导体领先设计商LSI、以及服务器的颠覆性SoC技术创新提供商Calxeda率先取得授权。

       ARM同时也宣布推出CoreLink DMC-520动态内存控制器，专为与CoreLin CCN-504协作进行了设计和优化。这款新的动态内存控制器能为DDR3、DDR3L 及DDR4 DRAM等共享片外内存（shared off-chip memory）提供高带宽接口，同时也是计划2013年上市的整合了ARM Artisan? DDR4/3 PHY IP的ARM DDR4接口解决方案的一部分。

       Calxeda共同创办人暨首席执行官Barry Evans表示：“自2008年ARM开始投资Calxeda后，我们双方便在满足市场对数据中心的需求方面展开了密切合作，而且合作已初见成效。我们已经开始着手开发采用ARM最新的CoreLink技术的下一代数据中心级的解决方案，并相信该产品的发布将为业界带来一波新的冲击。”

       LSI工程部门副总裁Gene Scuteri指出：“为满足移动网络流量快速增长的需求，LSI与ARM已开始密切合作研发功能丰富的片内互连（on-chip interconnect）技术，为产业领先的多核SoC设备奠定基础。结合LSI在网络及运算数据量的深入了解，ARM处理器与互连技术的专业优势已经发展出一套可靠的电信级互连架构，能为现今最先进的网络提供可拓展的关键性能与服务质量。”

       CoreLink CCN-504是系列产品中的第一款，提供完全一致的高性能多核解决方案，最高可在同一块硅片上支持16个核。通过让系统中每一个处理器都能存取其它处理器的高速缓存，CoreLink CCN-504可强化异质多核与多群集CPU/GPU的系统一致性，进而减少片外内存的存取需求以节省时间和降低功耗，这是采用ARM big.LITTLE?处理器系统的关键促成要素。ARM big.LITTLE是一种新的技术典范，不仅可提供创作与运算内容所需的高性能，同时也能提高功耗效率并延长电池寿命。

       ARM处理器部门副总经理Tom Cronk指出：“随着未来10到15年数据使用量的快速增长，CoreLink CCN-504与DMC-520将在为多核应用提供高性能的系统IP解决方案扮演重要角色。同时也将确保服务质量与系统间的运行一致性，让SoC设计厂商能用最佳系统延迟有效地处理大量的数据流。”

       CoreLink CCN-504同时支持ARM目前的高端处理器Cortex-A15及未来ARMv8架构的处理器，也是第一款ARM计划推出的网络互连系列产品。以成功的AMBA? 4 ACE?规格成为基础，CoreLink CCN-504的研发也获益于ARM在硬件一致性方面的丰富经验，它能提升功耗效率、并让系统延迟低于软件一致性的系统延迟。截止目前，AMBA 4 ACE规格下载已逾8千次。

       CoreLink CCN-504高速缓存一致性网络包括集成L3高速缓存及侦听过滤（snoop filter）功能。配置最高可达16MB的L3高速缓存，可针对需求较大的数据量增加片上高速缓存，并为处理器、高速IO接口与加速器之间进行数据的配置与分享提供低延迟的片上内存。探听过滤器则消除了广播一致性信息（broadcast coherency messaging）的需要，进一步减少了延迟与功耗。

       ARM CoreLink CCN-504高速缓存一致性网络现已开放技术授权，合作伙伴则将于2013年推出样品。(责编：damon)