智原科技(3035)推出DDR2實體層介面(PHY)IP，其中0.13微米以及90奈米製程已經通過聯電(2303)矽驗證。智原表示，DDR2實體層IP將可以協助半導體廠商設計高效能的DDR2記憶體整合晶片，尤其適用於消費性、汽車電子零組件、工業以及醫療設備等領域的應用產品。而目前已有多家國際級大廠將智原的DDR2 IP，應用於在消費性產品IC上。
    
     智原指出，隨著新世代的應用增加，SoC設計人員需要更高速以及更低功耗的DDR2解決方案，並希望同時兼顧成本與效能，所以對於DDR2介面的需求亦日益增加。而採用DDR2介面，有其優點，但也往往伴隨著高度的挑戰，尤其是阻抗不匹配所引起的訊號不連續、訊號和電壓的不完整等。因此設計人員一方面需要投入大量的時間和資源，來完成on-chip的IP整合，一方面也需要處理off-chip的訊號問題。更令設計人員感到心力交瘁的是，如果這些相關IP都是從不同廠商取得授權，其要面臨的整合問題更是難上加難。
    
     而智原此次推出的DDR2 IP，是基於智原在系統層級的訊號整合分析能力，以及類比I/O緩衝存儲器( buffer)的電路設計能力等，能夠提供輸出的阻抗值，及較佳的方式去處理系統層級的的訊號整合問題等。