（华强电子世界网讯）NEC日前成功地开发出了能够在几乎与裸芯片（Bare Chip）相同的尺寸上构成一个封装，并将这种封装层叠成立体结构的系统封装（SIP）技术--“FFCSP（Flexible carrier Folded real Chip Size Package）”。计划于2003年春提供工业样品。
    
      由于水平方向的占用面积基本上与裸芯片相同，因此与以前在封装内层叠多枚芯片的芯片层叠型SIP（Stacked MCP）相比，能够将水平方向的占用面积减小30%～40%左右。另外，在1mm的封装高度内可以嵌入5枚芯片，每个芯片的高度仅约0.2mm，可以实现比其他公司此前提出的SIP更薄的超薄设计。
    
      NEC此次能够实现SIP的小型化和超薄设计，最主要的原因在于将把具有粘接性的热塑树脂用作绝缘层的柔性底板（单层布线）作为中介层来使用。先将裸芯片配置于柔性底板上，然后一边加热柔性底板，一边在芯片的两端弯曲底板，最后使芯片的侧面和背面粘接到一起。由于正好像是用极薄的柔性底板将芯片包起来一样，因此与裸芯片相比，水平方向的面积仅仅增加了约1%。
    
      这样一来，不仅能够在封装的下面，还能够在上面设计外部端子。由此，封装间的三维层叠就变得很容易。通过采用由柔性底板夹着芯片的“夹层结构”，即便将芯片的厚度减小到100μm以下，也不会使芯片受到过大的外力，所以在不损坏芯片的情况下就能够将封装层叠起来。这一技术还将在SIP的超薄设计方面发挥巨大的威力。
    
    
    
      FFCSP属于封装层叠型SIP的一种。也就是说，由于能够以封装为单位进行测试，然后只是立体地层叠合格品，因此与芯片层叠型SIP相比，能够相对提高封装的成品率。另一个优点是层叠芯片的枚数、外形尺寸和填充配置几乎没有任何限制。
    
      FFCSP可以一次性地完成裸芯片与柔性底板电极的连接工序以及利用树脂进行封装的工序。由于可以将裸芯片和柔性底板粘接在一起，因此不需在两者之间填入粘接剂，从而就可以减少封装层叠的工序数。结果就将有助于削减层叠成本。
      NEC将首先把该技术应用于层叠像闪存EERROM那样的同一种存储器的大容量存储模块，以及层叠SRAM和闪存EEPROM等不同的存储器的MCP，将来还准备将其应用于内置逻辑LSI、存储器和被动元件的用途。该公司还设想将被动元件嵌入到柔性底板中。