(华强电子世界网讯)卓联半导体公司（Zarlink Semiconductor）于8月20日推出一款用于工作在高达OC-192（光学载波第192级）线路速率的光学线路卡的高性能模拟PLL时钟芯片。这款标识为ZL30414的器件提供6个输出时钟，远远多于任何竞争产品，其抖动性能也优于行业技术标准要求，因此该器件可简化线路卡设计并降低其空间要求。
    
    

模拟PLL器件用于在通信设备中实现时钟和同步功能，此类设备包括网络核心设备、城域设备、边缘设备以及接入设备中的SONET/SDH（同步光纤网络/同步数字体系）。卓联公司新推出的灵活的ZL30414模拟PLL器件接收1个时钟信号，同时输出6个低抖动的频率更高的时钟信号。
    
     抖动是由多种不断干扰源产生的噪声所导致的时钟序列的短时间变化，这些干扰源包括电源以及其它器件产生的热噪声。噪声加宽了时钟信号，使得接收设备难于分辨原始信号，从而导致数据错误。
    
     ZL30414模拟PLL的抖动性能为0.52 ps RMS（均方极值），与Telcordia 1 ps的GR-253-CORE要求相比提供了很大的裕量。同时，ZL30414器件的最大峰到峰抖动仅6.95 ps，优于ITU-T G.813 Option 1 和Option 2 对STM-64速率最大峰到峰抖动为10 ps的要求。
    
     ZL30414器件接收1个19.44 MHz输入参考时钟，并提供6个输出时钟：4个工作在622.08 MHz（OC-192/STM-64器件最常见的频率）的差分LVPECL（低电压正发射极耦合逻辑）时钟；1个155.52 MHz差分CML（电流模式逻辑）时钟；1个19.44 MHz CMOS（互补金属氧化物硅工艺）时钟。
    
     4个LVPECL时钟可直接接口到成帧器、映射和SERDES（串行化器/去串行化器）芯片等此类线路卡器件。通过提供这些器件所需要的逻辑电平，ZL30414模拟PLL消除了对胶合逻辑的需要，而采用其它最具竞争力的产品通常也需要此类胶合逻辑（一般是扇出和逻辑转换芯片）。采用接口逻辑电路使设计更复杂、功耗更大，同时也增大了最终设计所占用的空间和成本，并使抖动预算更为紧张。
    
     ZL30414器件已经投入批量生产。器件采用64 TQFP（薄型四方扁平封装），尺寸为10 x 10mm。 1000片数量时ZL30414的单价为55.48美元。