（华强电子世界网讯）美国Cadence设计系统公司日前宣布，可以开始提供逻辑模拟器/硬件加速器新产品“Incisive Palladium II”。该装置的用途是在面向无线设备、网络设备和多媒体设备的大型SoC等芯片开发中，以及试产芯片之前，对包括硬件和软件在内的SoC整体运行情况进行检验。
    
      该产品的特点是，可检验的最大逻辑规模高达2亿5600万门，而且检验时的工作频率可高达1.5MHz。“能以1.5MHz的高频率对2亿5600万门的逻辑电路进行检验的装置从未有过，已经在我们的客户——美国IBM的设备上证实可达到如此的性能”（该公司解决方案及产品销售经理Lawrence A. Vivolo）。该公司老产品“Palladium”可处理的逻辑规模为1亿2800万门，检验时的工作频率为750kHz。此外，Incisive Palladium II装置的占用空间很小，只有Palladium的大约1/3。对2亿5600万门逻辑电路的检验，是通过连接16个可支持1600万门的机壳实现的。
    
      包括上述的IBM和美国NVIDIA在内，现已经有4～5家公司决定采用Incisive Palladium II。NVIDIA和IBM正在使用Incisive Palladium II，分别用于最先进图形芯片和最新服务器的检验。
    
      编译检验对象的设计数据所需的时间也比老产品大幅缩短。作为每台工作站的编译速度，Palladium为400万门/小时，而Incisive Palladium II则提高到1000万～3000万门/小时。
    
      最新开发了用于实现该检验装置的专用芯片。设计工艺为90nm，采用实际栅长为70nm的制造技术进行生产。由IBM半导体部门负责生产。专用芯片集成768个处理器。成功开发出配备2个专用芯片和8个16MB DDR SDRAM的多芯片模块（MCM），通过配备多个MCM就能构成Incisive Palladium II（图3）。比如说，支持1600万门的Incisive Palladium II配备有36个MCM。MCM之间以192MHz的频率进行通信。
    
      作为Incisive Palladium II的价格，可处理逻辑电路规模为530万门的产品为1亿6200万日元（约合人民币1250万元，99年的授权费用），或8232万日元（约合人民币633万元，一年的授权费用）。据悉，可处理逻辑电路规模超过5亿门的Incisive Palladium II方面，目前已经开始向首批客户供货。