（华强电子世界网讯）小型硅IP公司Ocean Logic日前创建一种开放源代码工具，能够将RTL VHDL的一个子集译码为Verilog。Ocean Logic的董事Vincenzo Liguori说，已有超过5000人从该公司的网站上下载了这一免费工具。
    
     Ocean Logic销售用于JPEG、加密、动作估算、DCT/IDCT、以及可编程单循环霍夫曼码解码器的可综合的VHDL和Verilog内核。该公司的JPEG技术已被InSilicon Corp.收购，而后者现已被Synopsys Inc.并购。
    
     Liguori说，由于客户需要VHDL和Verilog两种内核，因此，他们开发出了这种译码器。该工具已被成功地用于将VHDL译码为用于JPEG、三重DES、AES和MEPG-4内核的Verilog。
    
     Liguori说，这种译码器支持一个“有限但是有用”的VHDL子集——在该公司自己的IP开发内核中所使用的也是此子集。“该工具不能支持所有的VHDL特性，但是在其工作范围内表现的相当好。只要支持此子集，就能对所希望的所有功能进行译码”。
    
     该译码器不支持VHDL包，仅支持数值类型。该工具用于可综合的代码，但不能用于测试标准。其“Readme”文件具备注释功能，如果注释的位置不对，此工具可能无法工作，并有可能对非法VHDL进行译码。