(华强电子世界网讯)在日本千叶县幕张MESSE会展中心举行的“CEATEC JAPAN 2004”上，东芝公开了多项面向SoC（系统级芯片）的设计技术。在位于“电子元器件及装置展厅”的东芝展区，展出了17块有关SoC技术的展板。从“降低耗电”、“提高成品率”到有关测试的STIL（标准化测试数据描述语言），细致地介绍了相关基础技术。17块展板中，有5张介绍的是可重构处理器内核（Configurable Processor Core），另外2张介绍的是45度布线的“X架构”。
    
      有关低耗电的展板上，介绍了今后将在产品中采用的“改进型”漏电保护技术。在漏电保护措施中，采用阈值电压不同的晶体管，即所谓的“多阈值(Multithreshold)”化，已成为普遍使用的方法。该公司为了抑制关键路径（ Critical Path )上“低阈值电压晶体管”引起的泄露电流，从两年前便开始使用称为“选择性多阈值（Selective Multithreshold）”的技术。采用选择性多阈值技术，可以在待机时关闭低阈值电压晶体管。
    
      此前，在各“低阈值电压晶体管”上均要配备用于导通/截止的开关（使用高阈值电压晶体管）。而现在开发成功了多个“低阈值电压晶体管”共用一个开关的技术。即5～10个逻辑栅极共用一个开关。目前，已从美国EDA（电子设计自动化）供应商Sequence Design公司引进了共用多逻辑栅极的选择技术。