（华强电子世界网讯）美国Arithmatica日前在日本国内上市了运算速度比原来快15～20%的高速运算器IP内核“CellMathIP”。通过采用该公司最新开发的四则运算法，提高了运算速度。与面向微处理器和系统LSI的加法器和乘法器算法中普通的“FastCLA（carrylookahead，先进位）”法相比，在面积不变的条件下延迟时间可缩短15～20%；延迟时间不变的条件下，面积可缩小25～30%。
    
      Arithmatica此次分别开发出了名为“A+”和“Ax”的算法，分别用于加法和乘法 运算。在面向加法器的A+中，对进位（Carry）信号的传送方式进行了改进。在原来的方法中，进行加法运算的项增加以后，进位信号的生成函数就会变得很复杂，因此存在关键路径的延迟时间延长的问题。该公司将进位信号的生成与传送处理达到一种平衡状态，从而实现了高速化。而乘法器的Ax则对并列运算方法进行了改进。
    
      据该公司首席执行官戴夫·布劳（DaveBurow）称，微处理器和系统LSI等产品使用的运算器“最近10多年一直都在使用同一种的算法。LSI设计人员只是在电路级别进行优化，对于算法始终完全相信教科书上的东西”。CellMathIP目前已经应用于美国NVIDIA公司的图形芯片和美国Xillinx公司的FPGA用DSP等产品中。
    
      CellMath目前采用的方式是根据位宽度和运算器种类，由该公司进行照单设计。将库等处理信息发给该公司，然后以网表的形式交货。支持标准单元（StandardCell）LSI和全定制（FullCustom）LSI。价格自2800万日元（约合人民币215万元）起，无授权费。公司内部目前正在使用采用该算法的运算器设计辅助工具，并准备对外销售。