（华强电子世界网讯）Cadence公司和SMIC（Semiconductor Manufacturing International Corporation）公司联合宣布SMIC已经确定了第一代参考流程。这个流程包含了Cadence的Encounter数字IC设计平台，用来应对纳米设计的挑战，如复杂的阶层设计以及时序和信号完整性的Sign-off。这个参考流程采用SMIC 0.18 微米工艺技术开发，并得到了用户的设计验证。Cadence是最早与SMIC发布RTL-to-GDSII参考流程的电子设计公司之一。
    
     SMIC－Cadence参考流程1.0是一个完整的RTL-to-GDSII的流程。它包含所有必要的设计过程，包括逻辑综合、功能仿真、硅虚拟原型和物理实现。这个参考流程采用了Cadence的“Wire－first continuous-convergence”（布线优先、连续收敛）设计方法学，让设计者在设计时期早期快速的产生一个虚拟原型以确认时序，信号完整性和布线拥塞问题。这使得SMIC的用户可以进行更多的设计可行性研究以便根据面积的性能确定最佳的芯片方案。
    
     在实现阶段，这个流程为用户提供了一个完整的平台，强化了从RTL到GDSII的快速的、精确的自动时序和信号完整性（SI）收敛。它针对阶层模块划分、物理时序优化、三维RC提取、电源压降、以及串扰毛刺和延时分析。这个流程使设计者能够改善虚拟原型，并使设计沿着系统的、可预计的方式向高质量的完成进行。