（华强电子世界网讯）新思科技(Synopsys)表示，矽统(SiS)已经运用新思的物理编译器(Physical Compiler)加速设计的时序收敛(timing convergence)，完成其Xabre 600绘图芯片设计。Physical Compiler能让矽统开发出时脉性能提升25%的芯片，并大幅提升其生产力。
    
     利用矽统原有的设计流程，Xabre在逻辑合成到布局绕线流程之间平均需要反复三到五次。而在采用Physical Compiler后，Xabre能将设计所需的turnaround时程由数个星期减少到几天，并将芯片面积利用率推升到90%。此外，Physical Compiler的密度检视布局还能在设计流程中产生可绕线的布局设计。
    
     新思表示，Xabre 600采用0.13微米工艺技术，整合了3000万个晶体管，并拥有超过300MHz的引擎与内存时脉。Physical Compiler则是新思高效能芯片设计解决方案中主要工具。许多不同领域的厂商，包括从无线3G到3D绘图芯片应用，都已经将这项解决方案列入其标准的设计流程之中。