（华强电子世界网讯）美国LSI逻辑公司日前发布了母片方式的结构化ASIC/平台化ASIC（即structured ASIC/platform ASIC）“RapidChip”的最新系列“Integrator 2”。与2003年7月开始受理订单的“Integrator”一样，新产品采用110nm工艺制造。主要面向通信设备、医疗设备、产业设备等产品的嵌入式ASIC（半定制LSI）需求。新产品共备有8种产品，用户可用的最大门电路规模根据不同的品种，从160万门到560万门不等，所集成的SRAM容量在1.1Mbit～7.9Mbit之间。据日本LSI逻辑公司介绍，Integrator仍将继续受理订单。
    
      Integrator与Integrator 2的最大区别在于SRAM内存块的构造。现有的Integrator要将小型SRAM块分布于整个芯片，而此次的Integrator 2则采用了集中配置。整个芯片的面积使用效率由此得以提高，虽然同样采用110nm工艺，但可使用的逻辑门电路规模由此增加。
    
      该公司将Integrator 2采用的内存结构称为“Matrix RAM”。Matrix RAM看起来就像一个大内存块，其实是由小型内存块以矩阵方式排列而成的。通过相互组合，就能随意制成宽度和深度不同的内存块。另外，数据的写入与读取的端口数和宽度也可由用户自由指定。只要在面向RapidChip的集成开发环境“RapidWorx”中指定内存结构，就能自动构成内存块。
    
      由“RCell”构成的逻辑门电路部分，增加了名为“Landing Zone”的区域。在该区域通过固定封装的宏，确保了性能。过去，只为CPU内核设置了Landing Zone区，此次还设计了用来封装外置内存芯片的控制器电路与物理层电路的Landing Zone区。另外，作为可定制的输入输出块“Configurable IO”，首次支持266MHz DDR2、QDR2、RLDRAM2以及FCRAM2内存。作为CPU内核，目前备有ARM926、ARM966与MIPS4KEc，今后准备增加ARM11与MIPS24K。同时，DSP内核则准备提供ZSP540等。