加州圣荷塞市，2007年1月26日——Cadence设计系统公司（NASDAQ:CDNS）今天宣布，意法半导体(ST)使用Cadence® Space-Based Router 已实现了65纳米,下一代混合信号通信设计的成功流片，并且以改进的布线、设计能力和制造能力实现了更快速流片。
    
     在65纳米及以下级别，需要采用复杂的设计规则解决设计密度、电气性能目标和对于制造的影响。较早期的布线器完全无法跟上这些规则。Cadence全新的Space-Based Router拓展了自动化布线技术，采用高级无网格的,三维的,基于空间的架构，突破了基于形状的网格式布线。这为高级工艺提供了出色的建模，解决越来越互相倚赖的设计约束，在设计阶段初期就提供最大的控制和突出的成果。
    
     Cadence Space-Based Router还具备增量式内部电气分析、可制造性设计（DFM）和高成品率（DFY）优化等特性，尤其适合高性能、定制数字和混合信号设计。
    
     “Cadence布线解决方案已帮助我们解决了复杂的模拟/RF芯片的互连问题，最大限度地提高了我们的定制、模拟和混合信号设计生产力。”意法半导体模拟/RF CAD经理Jean-Paul Morin说，“Space-Based Router能够对周边形状配置进行精确建模，这对于我们最近的一个65纳米RF混合信号芯片的流片至关重要，为我们提供了精确的制造建模和约束系统，以及高容量的专业布线功能。”
    
     “诸如ST等正在从事65、45纳米及更低级别设计的公司正面临着重大的设计和制造问题，包括收敛时间、工艺多样性和复杂的设计规则。”Cadence制造建模与实现部全球副总裁Richard Brashears说，“我们正看到采用CadenceSpace-Based Router的ST及其它合作伙伴正接连取得成功，这表明它对于解决那些复杂而苛刻的问题有着广泛的适用性。”