富士通首次开发出以40-to-44-Gbps的速度执行时钟数据恢复(clock and data recovery, CDR)的IC，使将来能够开发出40-Gbps的光串行器/解串器模块。

  这款 CMOS CDR在以40-Gbps的速度运行时耗电0.91瓦，运用了三重超取样(oversampling)结构。输入数据使用24阶分布式VCO，一个数字CDR恢复16位，一个2.5GHz时钟处理样品。圆片尺寸(Die Size)为0.8-1.8平方毫米，采用该公司的90纳米CMOS工艺制造，这证明在将来的高速光模块中使用CMOS制造最复杂的电路模块的可能性。

  像串行器和限制放大器等其他模块也能采用CMOS制造，并于同一IC上的解串器集成在一起。

来源：电子工程专辑