全球电子设计创新领导厂商益华电脑(Cadence Design Systems, Inc.)宣佈推出业界首款已通过生产验证之第叁代模拟平台 - Xcelium?，其係基于创新的多核心平行运算技术，加速系统单晶片(SoC)上市时程。平均而言，相较于前代Cadence模拟平台，可在单核心提升2倍性能并在多核心模拟优化5倍以上性能。Cadence? Xcelium通过生产验证，已获得行动、绘图、伺服器、消费者、物联网及汽车领域的早期採用者所部属。

  ARM技术服务事业群总经理Hobson Bullman表示:「ARM与合作伙伴能否提供满足顾客期待的产品，端赖是否能够实现快速且严格的验证。Xcelium平行模拟平台在ARM? SoC设计上于闸层级模拟及RTL模拟分别达成4倍及5倍的加速。基于此，我们预期Xcelium能够让我们以快速可靠的方式推出最复杂SoC。」

  意法半导体 CPU团队经理Francois Oswald提到:「在我们开发应用于智慧驾驶及工业IoT之复杂28nm FD-SOI SoC及ASIC过程中，快速且具有规模灵活性的模拟为符合紧凑时程规划的关键。我们採用Cadence Xcelium平行模拟平台可将串行模式DFT效能加快8倍，因此选择Xcelium做为我们数位与混合讯号SoC验证团队的标準模拟解决方案。」

  Xcelium模拟平台提供以下有助于加速系统开发的优点：

  1. 多核心模拟优化运行时间，加速专案时程：第叁代Xcelium模拟平台技术源于所併购的Rocketick而打造，且为目前唯一经生产验证的平行模拟技术为基础，平均可将暂存器传输级(RTL)设计模拟、闸层级模拟及平行可测性设计(DFT)模拟的运行时间分别加快3倍、5倍及10倍，约可节省多达数週到数月的专案时程。

  2. 适用範围广：Xcelium支援多种最新设计方式及IEEE标準，帮助工程师无需重新编码而获得效能的提升。

  3. 易于使用：Xcelium的编译流程将设计验证测试环境代码指派给最适合的引擎，并自动选择最佳核心数目，加快执行速度。

  4. 包含多项申请中专利技术提高生产力：有助于加快整体SoC验证时间的新功能包括SystemVerilog Testbench覆盖率，迅速达成验证收敛及平行多核心建立。

  Cadence数位与签核事业群暨系统与验证事业群资深副总裁兼总经理Anirudh Devgan 博士表示：「在研发优质产品并推行上市的过程中，验证通常是最耗费成本和时间的过程。Xcelium结合JasperGold? App、Palladium? Z1硬体模拟平台和Protium? S1 FPGA塬型验证平台，为顾客提供市面上最强大的验证套装，协助工程师加速设计创新的脚步。」

  全新Xcelium模拟平台为Cadence Verification Suite的新成员，继承Cadence的创新传统，符合Cadence系统设计实现(SDE)的策略，协助系统及半导体公司以更高效率打造出更完整且具竞争力的终端产品。Cadence Verification Suite包含最先进的核心引擎技术、採用多种验证架构技术与解决方案，协助客户优化设计品质、提高生产力，满足各种应用及垂直市场所需的验证需求。