新思科技今日推出完整的DesignWare高频宽记忆体2(HBM2)IP解决方案，其中包含控制器、PHY和验证IP，能让传输总频宽(aggregate bandwidth)达307 GB/s，是DDR4介面在3200 Mb/s数据传输率运作下的12倍。此外，DesignWare HBM2 IP解决方案的省能效率约莫是DDR4的10倍。先进绘图、高效能运算(high-performance computing，HPC)及网路应用，需要较多的记忆体频宽才能跟得上高阶製程技术所带来的高运算效能。有了DesignWare HBM2 IP解决方案，设计人员能以最少的功耗和低延迟(low latency)实现记忆体的要求。新的DesignWare HBM2 IP解决方案是以新思科技通过硅晶验证的HBM 和DDR4 IP作为基础，已获得数千种设计的验证，并用于数百万计的SoC中。该解决方案能让设计人员降低整合风险，并加速新标準的採用。

  AMD公司副总裁暨产品技术长Joe Macri表示：「我们选择新思科技DesignWare HBM2 IP解决方案，是为了充分利用Radeon Vega Frontier Edition显示卡的16GB HBM2记忆体频宽和省能特色。新思科技在记忆体介面的高度专业让我们能成功地将HBM2 IP整合至Vega GPU架构中，并实现更为积极的功耗与记忆体频宽目标，以满足机器学习及先进绘图应用的需求。」

  完整的DesignWare HBM2 IP解决方案具备独特功能，能让设计人员达到设计中之记忆体频宽、延迟及功耗的要求。不论是lock step或是memory interleaved模式，DesignWare HBM2控制器都可支援虚拟频道运作，使用者可根据其特殊的流量模式(traffic pattern)将频宽极大化。HBM2控制器与PHY皆採用DFI 4.0相容介面，让符合DFI

  DesignWare HBM2 PHY IP提供四种电源管理状态及快速的频率切换，藉由操作频率(operating frequency)间的快速转换，让SoC达到功耗管理的目的。DesignWare HBM2 PHY可实现符合JEDEC HBM2 SDRAM标準的微凸块阵列(microbump array)，能达成最短的2.5D封装路径以及最高的讯号完整性。为简化HBM2 SDRAM测试，DesignWare HBM2 PHY IP为IEEE 1500连接埠提供存取回送模式(access loopback mode)，作为测试及建立SoC 和HBM2 SDRAM两者间的连结。

  新思科技HBM 的VC验证IP完全符合HBM JEDEC规範(包含HBM2)，并提供通讯协定、方法论、验证和生产效能功能，包括内建通讯协定检查、覆盖及验证计画、Verdi?通讯协定感知(protocol-aware)的除错及效能分析等，让使用者能针对HBM为基础的设计进行快速验证。

  新思科技IP行销副总裁John Koeter表示：「提升记忆体频宽而不过度增加功耗及晶片面积，对显卡、HPC及网路应用来说很重要。身为记忆体IP的领导厂商，新思科技与多家领导客户合作，开发出HBM2 IP解决方案，能协助设计人员因应与日俱增的产出要求，同时还能改善高效能SoC设计的延迟性及能源效率。」

  上市时程与资源

  用于14及7奈米製程技术的DesignWare HBM2 PHY与VC验证IP已经上市;用于其他製程技术的IP正在开发中。欲知DesignWare HBM2控制器IP的上市资讯，请洽新思科技。

  ? 欢迎註册参加近期举办的网路研讨会: DDR4 或HBM2 高频宽记忆体: 如何抉择

  ? 关于DesignWare HBM2 IP

  ? 关于HBM2的VC 验证IP