三星电子(Samsung Electronics)计划于2021年量产FinFET晶体管架构的后继产品——采用3纳米(nm)制程节点的环绕式闸极(gate-all-around；GAA)晶体管。在上周二(5月22日)举行的年度代工技术论坛上，这家韩国巨擘重申将在今年下半年使用极紫外光(EUV)微影开始7nm生产的计划。

        自2000年代初以来，三星和其他公司一直在开发GAA技术。GAA晶体管是场效晶体管(FET)，在通道的四个侧面都有一个闸极，用于克服FinFET的实体微缩和性能限制，包括供电电压。

        Samsung Foundry市场副总裁Ryan Sanghyun Lee表示，自2002年以来，三星专有的GAA技术被称为多桥通道FET (MBCFET)。据该公司介绍，MCBFET使用纳米片元件来增强闸极控制，显著提高晶体管的性能。

        三星去年曾经说计划在2020年开始使用4nm节点的GAA晶体管。然而，业界观察家预计GAA要到2022年之后才能投产。Gartner的代工厂研究副总裁Samuel Wang预计，三星将在2022年左右正式量产GAA晶体管。Wang说：「但看起来他们的进展速度比预期更快。」

        Kevin Krewell 说：三星的发展蓝图十分积极，我知道他们在EUV上进展迅速，但也在这方面设置了很高的门槛。但是，Krewell补充说：仍然有其他转寰办法，而且时间表可能有所变动。

        去年6月，IBM与其研究联盟合作伙伴三星和Globalfoundries在日本京都举办的2017年超大型集成电路技术和电路会议专题讨论会(2017 Symposia on VLSI Technology and Circuits conference)上，描述他们为基于堆栈纳米片制造5nm GAA晶体管而开发的程。

       据了解，包括英特尔(Intel)和台积电(TSMC)等其他芯片制造商正在开发越FinFET但类似于GAA FET的自家下一代晶体管。

GAA, IBM IBM和合作伙伴三星、Globalfoundries打造采用GAA技术的5nm晶体管SEM影像图

        三星重申计划在今年下半年开始使用EUV微影技术实现量产的计划，它将采用其7nm Low Power Plus制程进行制造。三星预计将成为第一家将业界多年来寄予厚望的EUV投入商业化生产的芯片制造商。台积电和Globalfoundries宣布计划于2019年开始使用EUV进行商业化生产。

       虽然微影工具供应商ASML和先进芯片制造商们证实能够克服多年来困扰EUV发展的光源问题，但以商用量产部署EUV所需的支援技术仍在开发和调整之中。

       Samsung Foundry首席工程师Yongjoo Jeon表示，三星将使用内部开发的EUV光罩检测工具。对于三星来说，这是一个重要的优势，因为还没有类似的商业工具被开发出来，Jeon补充道。

       Jeon表示，三星将率先部署EUV，但是在未采用保护EUV光罩免受颗粒污染的防尘薄膜情况下，这是另一项仍在开发中的技术。 Jeon说，三星在EUV薄膜开发方面正取得进展，而且他相信该公司最终可将该技术部署在自家EUV的生产过程中。

        三星也在开发EUV微影光阻剂，并有望在今年稍晚达到大规模量产要求的目标良率，Jeon说。三星的制程技术蓝图还包括2019年的5nm FinFET和2020年的4nm FinFET生产制程。

了解更多集成电路相关信息，请点击华强旗舰电子圈（http://www.hqbuy.com/dzq/dzqsy.html）！