本文将为大家介绍双jk触发器74ls112的引脚图及功能、功能表、逻辑功能测试等，最后还补充了74ls112推荐工作条件、静态特性和动态特性，具体的跟随小编一起来了解一下吧。

　　74ls112为带预置和清除端的两组 J-K 触发器，共有 54/74S112 和 54/74LS112 两种线路结构型式，其主要电特性的典型值如下：

　　74ls112引脚图及功能

　　CLK1、CLK2————时钟输入端（下降沿有效）

　　J1、J2、K1、K2————数据输入端

　　Q1、Q2、/Q1、/Q2————输出端

　　CLR1、CLR2————直接复位端（低电平有效）

　　PR1、PR2————直接置位端（低电平有效）

　　74ls112功能表

　　74ls112功能说明：

　　H－高电平

　　L－低电平

　　X－任意

　　↓－高到低电平跳变

　　Q0－稳态输入建立前 Q 的电平

　　/Q0－稳态输入建立前/Q 的电平

　　74ls112极限值

　　电源电压------------------------------------------------7V

　　输入电压

　　54/74S112---------------------------------------5.5V

　　54/74LS112---------------------------------------7V

　　工作环境温度

　　54&TImes;&TImes;&TImes;------------------------------ －55～125℃

　　74&TImes;××------------------------------------0～70℃

　　贮存温度-------------------------------------- －65～150℃

    测试双JK触发器74LS112逻辑功能详解

    1. 测试jk触发器逻辑功能的复位、置位功能。

    将J，K端接逻辑开关输出插口，CP端接单脉冲，Q 、Q 端接至逻辑电平显示插口。在jk触发器逻辑功能测试详解 =0，jk触发器逻辑功能测试详解  =1或jk触发器逻辑功能测试详解 =0，jk触发器逻辑功能测试详解 =1作用期间记录J、K及CP的状态，观察Q 、Q 状态并记录。

    2. 测试J-K触发器的逻辑功能；

    改变JK、CP的状态，观察Q、Q状态变化，观察Q端的状态更新是否发生在CP脉冲的下降沿（即CP由1 0），并记录之。

    3. 将JK触发器转换成D触发器。

    按图（a）连接电路，CP接单脉冲源，Q端接逻辑电平显示插口，验证逻辑功能，并自拟表格记录。

    4. 将J和K端相连，构成T触发器。

    在CP端输入1Hz的连续脉冲，用实验箱逻辑电平显示Q端的变化。

    在CP端输入1KHz的连续脉冲，用示波器观察CP、Q、 端波形，注意相位与时间的关系。

　　74ls112推荐工作条件

　　74ls112逻辑图

　　74ls112静态特性（TA 为工作环境温度范围）

　　74ls112动态特性（TA＝25℃）

    　fmax－最大时钟频率

　　tPLH－输出由低到高电平传输延迟时间

　　tPHL－输出由高到低电平传输延迟时间