本文首先介绍了74ls107引脚图及引脚功能、74ls107功能表，其次介绍了74ls107极限值、推荐工作条件及逻辑图，最后介绍了74ls107静态特性和动态特性。

　　74ls107为带清除端的两组 J-K 触发器，其中 54/74107 是主从触发，54/74LS107 是下降沿触发，其主要电特性的典型值如下：

　　74ls107引脚图及引脚功能

　　引脚功能

　　CLK1、CLK2————时钟输入端

　　J1、J2、K1、K2————数据输入端

　　Q1、Q2、/Q1、/Q2————输出端

　　CLR1、CLR2————直接复位端（低电平有效）

　　74ls107功能表

　　说明

　　H－高电平

　　L－低电平

　　X－任意

　　↓－高到低电平跳变

　　Q0－稳态输入建立前 Q 的电平

　　/Q0－稳态输入建立前/Q 的电平

　　74ls107极限值

　　电源电压------------------------------------------------7V

　　输入电压

　　54/74107-----------------------------------------5.5V

　　54/74LS107---------------------------------------7V

　　工作环境温度

　　54&TImes;&TImes;&TImes;------------------------------ －55～125℃

　　74&TImes;××------------------------------------0～70℃

　　贮存温度-------------------------------------- －65～150℃

　　74ls107推荐工作条件

　　74ls107逻辑图

　　74ls107静态特性（TA 为工作环境温度范围）

　　74ls107动态特性（TA＝25℃）

　　fmax－最大时钟频率

　　tPLH－输出由低到高电平传输延迟时间

　　tPHL－输出由高到低电平传输延迟时间