Zentel DDR3 SDRAM采用8位预取流水线架构实现高速数据传输。SDRAM具有双数据速率架构，每个时钟周期有两个数据传输。它们有一个双向差分数据频闪器(DQS和/DQS)，并与接收端捕获的数据一起发送/接收。DQS是边缘对齐的数据读取;与写入数据居中对齐。差分时钟输入(CK和/CK) DLL将DQ和DQS过渡与CK过渡对齐。

特性

• 采用8位预取流水线结构实现高速数据传输

• 双数据速率架构:两个数据传输每个时钟周期

• 双向差分数据频闪器(DQS和/DQS)与数据一起发送/接收，以便在接收端捕获数据

• DQS是边缘对齐的数据读取;与写入数据居中对齐

• 差分时钟输入(CK和/CK)

• DLL将DQ和DQS转换与CK转换对齐

• DM (Data mask)，用于写数据

• 通过可编程的附加延迟张贴CAS，以获得更好的命令和数据总线效率

• 模端终止(ODT)，以获得更好的信号质量
  

• 同步ODT

• 动态ODT

• 异步ODT

• 在每个正CK边输入命令;数据和数据掩码引用DQS的两条边

• 用于预定义模式读出的多用途寄存器(MPR)

• DQ驱动和ODT的ZQ校准

• 可编程部分阵列自刷新(PASR)

• RESET引脚用于上电顺序和复位功能

• SRT(Self Refresh Temperature)范围
  

• 正常/扩展

• 汽车Self-Refresh (ASR)

• 可编程输出驱动器阻抗控制

• 电平兼容DDR3 / DDR3L

• Row-Hammer-Free (RH-Free):内部检测/阻塞电路