Zentel DDR2 SDRAM具有双数据速率架构，每个时钟周期有两个数据传输。采用4位预取流水线结构实现高速数据传输。双向差分数据频闪器(DQS和/DQS)与数据一起发送/接收，以便在接收端捕获数据。DQS是边缘对齐的数据读取;与写入差分时钟输入(CK和/CK)的数据进行中心对齐。DLL将DQ和DQS转换与CK转换对齐。

特性

• Double-data-rate架构;每个时钟周期两次数据传输

• 采用4位预取流水线结构实现高速数据传输

• 双向差分数据频闪器(DQS和/DQS)与数据一起发送/接收，以便在接收端捕获数据

• DQS是边缘对齐的数据读取;与写入数据居中对齐

• 差分时钟输入(CK和/CK)

• DLL将DQ和DQS转换与CK转换对齐

• 在每个正CK边输入命令;数据和数据掩码引用DQS的两条边

• DM (Data mask)，用于写数据

• 通过可编程的附加延迟发布/CAS，以获得更好的命令和数据总线效率

• 模切终端，更好的信号质量

• /DQS可以禁用单端数据频闪仪操作

• 不支持芯片外驱动(OCD)阻抗调整