Zentel DDR1 SDRAM是一个4 bank x 8,388,608字x 8bit，或4 bank x 4,194,304字x 16位双数据速率同步DRAM与SSTL_2接口。所有的控制和地址信号都参考CLK的上升沿。输入数据注册在数据频闪仪上，输出数据。在CLK的两边引用数据频闪器。该设备实现了一个非常高速的时钟率高达200MHz。

特性

• V (DD) = V (DDQ) = 2.5 + 0.2 V

• 双数据速率结构;每个时钟周期两次数据传输

• 双向数据频闪仪(DQS)与数据一起发送/接收

• 差分时钟输入(CLK和/CLK)

• DLL使用DQS的CLK过渡边对齐DQ和DQS过渡

• 在每个正CLK边输入命令

• DQS的两个边引用的数据和数据掩码

• BA0, BA1(银行地址)控制的4家银行操作

• CAS延迟- 2/2.5/3(可编程)

• 脉冲长度- 2/4/8(可编程)

• 突发类型-顺序/交织(可编程)

• 自动预充/全银行预充由A10控制

• 支持并发自动预充电

• 8192个刷新周期/ 64ms(4个银行并发刷新)

• 自动刷新和自我刷新

• 行地址A0-12/列地址A0-9(x8) /A0-8(x16)

• SSTL_2接口

• 包装400 mil, 66针薄的小外形包装(TSOP II)与0.65mm铅间距

框图