德州仪器SN74SSTUB32864 25位可配置寄存器缓冲区设计为1.7V到1.9V V(CC)的操作。在1:1引脚配置下，每条内存只需要一个设备就可以驱动9个SDRAM负载。在1:2引脚的配置下，每条内存需要2个设备来驱动18个SDRAM负载。除reset (reset)和control (Cn)输入为LVCMOS外，其他输入均为SSTL_18。所有输出都是边缘控制电路，为无端接DIMM负载优化，满足SSTL_18规格。

德州仪器SN74SSTUB32864从差分时钟(CLK和CLK)运行。数据登记在CLK走高和CLK走低的交叉点。C0输入控制1:2的引脚配置，从register-A配置(低)到register-B配置(高)。C1输入控制引脚配置从25位1:1(低)到14位1:2(高)。C0和C1在正常运行时不能切换。这些控件应该硬连接到一个有效的低电平或高电平，以便在所需的模式下配置寄存器。在25位1:1引脚配置下，A6、D6、H6引脚低驱动，为DNU引脚。

在DDR2 RDIMM应用程序中，RESET被指定为与CLK和CLK完全异步的。因此，两者之间不存在定时关系。当进入复位时，寄存器被清除，相对于禁用差分输入接收器所需的时间，数据输出被快速驱动低。然而，当从复位出来时，相对于启用差分输入接收器所需的时间，寄存器迅速变得活跃。只要数据输入很低,而时钟稳定期间的过渡由低复位输入接收器完全启用之前,SN74SSTUB32864的设计确保了输出保持在较低水平,从而确保不会有故障输出。

特性

• 德州仪器Widebus+ 家族成员

• Pinout优化DDR2 DIMM PCB布局

• 可配置为25位1:1或14位1:2注册缓冲

• 芯片选择输入门的数据输出从改变状态和最小化系统功耗

• 输出边缘控制电路使不终止线路中的开关噪声最小化

• 支持SSTL_18数据输入

• 差分时钟(CLK和CLK)输入

• 在控制和RESET输入上支持LVCMOS切换电平

• 支持工业温度范围(-40°C至85°C)

• RESET输入禁用差分输入接收器，重置所有寄存器，并迫使所有输出低