AD5532 32通道，14位电压输出D/A转换器可用于DAC模式(用于访问数字数据的多种表示)或无限采样保持(ISHA)模式(用于存储和访问数据的表示)。dac具有14位单调性，但只有±0.39%的积分非线性。本文展示了如何校准dac以提供14位性能。

在DAC模式下，通过3线串行接口写入所选的DAC寄存器;然后更新该DAC的输出(VOUT)以反映DAC寄存器的新内容。DAC选择通过5个地址位A0 - A4完成。参考值、施加在OFFS_IN引脚上的电压和输出放大器的增益结合起来决定AD5532的输出范围。

在ISHA模式下，输入电压VIN被采样并转换成数字字。在采集期间，所选(第n个)输出缓冲器(增益和偏移级)的非反相输入与VIN绑定，以避免在第n个DAC获取正确代码时瞬态杂散输出，该步骤最多在16µs内完成。更新后的DAC输出随后连接到第n个输出缓冲器的非反相输入，并控制其输出电压。由于通道输出电压实际上是具有固定输入的DAC的输出，因此没有与之相关的下垂。只要电源保持到设备，输出电压将保持恒定，直到该通道再次寻址。

由于输出放大器的净空空间限制，输出限制在VSS + 2v到VDD - 2v的范围内。AVCC = 5 V±5%，DVCC = 2.7 V ~ 5.25 V, VSS = -4.75 V ~ -16.5 V, VDD = 8 V ~ 16.5 V;它需要在REF_IN上有一个稳定的+3 V参考电压，在OFFS_IN上有一个失调电压。

在DAC工作模式下，AD5532的DAC保证单调到14位(差分非线性& 1lsb)，因此非常适合闭环控制应用。然而，精度受到节省空间的字符串dac架构的限制。dac指定的积分非线性(INL)误差在满量程时最大为0.39%(典型值为0.15%)，或在14位器件中64位(典型值为24.5)最低有效位。因此，我们可以说最坏情况下DAC积分线性可与8位器件相媲美，即使它具有14位分辨率。

对于许多应用来说，这种最坏情况下的性能水平是可以接受的，特别是考虑到AD5532可以在任何时候以经济和紧凑的方式存储和读取32个数据点，分辨率为百万分之61。但是在许多应用中，虽然这种性能是必不可少的，但更好的精度也是必要的。我们在这里的目的是展示一种校准AD5532的方法，每个DAC最多只有256个校准系数(128个数据点)，使用控制器和最多8,192个内存插槽。图2显示了可以获得的改进类型。

下面介绍了基本的DAC架构和一种校准方法，可以很容易地实现1 LSB的INL误差水平。

DAC结构

公共串DAC是最古老和最简单的DAC电路概念之一。电阻串DAC的实现在设计上本质上是单调的，其特点是简单、小尺寸(每个电阻)和低功耗。但是一个主要的缺点是需要2(N)个电阻器来直接实现它。， 16384为14位。为了减少电阻的数量和芯片尺寸，AD5532集成了两个128电阻串(7位)-一个用于7个更重要位的主串DAC和一个7位的子串DAC。基本架构如图3所示(美国专利5,969,657)。子串DAC横跨在主串上下，总是与一个主串电阻并联。

直接乘电位器式电阻式dac由于子串与主串平行的长度可变而导致步长非线性。但在像AD5532这样的DAC中，子串的长度在所有级别上都是相同的，并且不被视为主要的误差源，而是作为DAC传递函数的一个特征。子串长度错误为1 LSB。

采用上述架构的AD5532 DAC由一个7位串主DAC(128个电阻)和一个7位串子DAC(127个电阻)组成，后者桥接主DAC的各个电阻。积分非线性误差(INL)由dac主电阻的匹配决定。子dac提供传递函数的下127个码。子dac的线性可以用分段线性段来近似。

DAC传递函数:

AD5532上的主DAC与DACGND的升压通常为50 mV(通过DAC底部的电阻)。因此，DAC的底部通常为50 mV，而DAC的顶部通常为V(ref)。图4显示了如何推导单个通道的标称DAC传递函数。

适用于AD5532的标准DAC传递函数为:

地点:

N = DAC码的十进制值(0<N<16383)

V(ref_top) = V(ref) and V(ref_bottom) = 50mv (typ)

输出级然后放大和偏移V(dac)输出如下:

地点:

增益通常为3.52,V(offs_In)是用户设置的值。

对于V(offs_In) = 0和V(ref)= 3v

V(输出)(零码)= 3.52 * 50mV = 176 mV(输入)

V(输出)(中量程)= 3.52 *1.525V = 5.368 V(输入)

V(输出)(满量程)= 3.52 * 3V = 10.56V(输入)

校准方案:

如上所述，此校准方案适用于AD5532系列的所有部件。整个INL曲线可以被认为是128个分段线性段——对应于上弦的电阻值偏差——然后在下弦中线性插值。由于上电阻串中的小电阻偏差(在14位电平产生显著的非线性)会因通道和部分而异，因此不存在“典型”的INL曲线;每个DAC需要单独校准。这里概述的校准方案使用每个段的改正值的Mx + C近似值生成对较低128个代码的改正。C是在一段开始时所需的校正，M是存储到下一段开始的斜率，x是对应于给定7位代码的比率。

因此，用户可以通过测量上128个代码中每个代码的期望值和实际值之间的差值C，计算增量斜率(M)，并将每128个点间隔的两个值存储在内存中，从而开发校准表，如图5所示。然后，在运行时，确定段，因此C &M，从上7位，计算由下7位确定的插值值，并对DAC输入应用校正。

校准每128个代码，即每个段，将把14位电平的INL误差从最坏情况下的±64 LSB降低到小于±1 LSB。如果所有校正数据必须存储在少于8192个单词的内存中，则可以通过将校准间隔增加到256或512点来减少校准点的数量，但这会降低整体积分线性度。

图6是校准前AD5532 DAC通道的线性误差曲线图，通常为10位数量级。在所有这些图中，y轴表示以LSB表示的线性误差(1 LSB = 61 ppm)，而x轴是加载到DAC的14位代码。

图7显示了在实现如上所述的128点校准之后，同一通道上的非线性误差。可以看出，INL误差现在在±1 LSB范围内。

图6和图7是在25°C下绘制的。附录A显示了在25°C下实施128点校准方案后-40°C和+85°C的线性误差。最坏情况下的误差似乎是25°C时的两倍。

如上所述，也可以使用较少数量的校准点来实现校准。使用更少的校准点导致的线性误差增加见附录B。

硬件实现

图8显示了使用AD5532的典型硬件实现。通常，控制器直接写入AD5532，提供寻址和计算校准数据输入值以更新相关通道。

校准方案需要增加一个内存块来存储DAC传递函数中每个段的M和C校准数据。使用128点校准方案，需要为每个DAC存储256个校准系数。

校准完整的AD5532需要存储8192个系数。在内存大小方面，斜率系数(M)通常需要6位，偏移系数(C)也需要大约6位。如上文和附录B所述，可以以牺牲准确性为代价来减少所需的内存大小。

在将数据写入特定的DAC时，控制器接受输入代码并进入存储器以获取由输入代码定义的段的相关M和C系数。然后，控制器执行线性插值，以确定写入DAC的正确代码。

结论

使用简单的插补方案，可以显著提高AD5532系列DAC产品的线性性能。

我们已经证明，在25°C下进行128点校准后可以实现14位线性性能。预校准线性度通常在8- 10位水平。

在具有计算能力的系统中，升级现有AD5532以提高性能所需要的只是能够生成校准信息并提供存储校准系数的存储块。

在25°C校准后，其他温度下的线性度。

图A1显示了在25°C下对单个AD5532通道进行128点校准后的未校准线性性能和校准后线性误差。图A2和A3显示了在25°C校准后的性能与温度的关系。该图显示了lbs与数字输入代码(x轴)的线性误差(Y轴)。

附录B.较少校准点的可实现性能

通过实施128点校准方案，在合理的努力下，实现了校准ad5532的最佳性能。为了减少校准时间和内存需求，可以以牺牲整体精度为代价减少校准点的数量。图B1、2、3、4所示的图比较了使用128、64、32和16个校准点(25°C)的预校准误差与逐步减小的改进。

致谢

我们要感谢唐纳·杰拉蒂、帕特里克·柯比、约翰·奥沙利文和凯瑟琳·雷德蒙德的宝贵贡献。