在八十年代早期，达拉斯半导体公司是第一家开发全硅延迟线的公司。这为当时使用的模块化延迟线提供了一种更小、更具成本效益的替代方案。

老一代DS1000延迟线。

第一批达拉斯延迟线由一个基于rc的斜坡发生器和一个比较器电路组成，当达到斜坡发生器的一定电压水平时，比较器电路将延迟线输出转换。校准是在工厂的晶圆水平上进行的，使用激光吹断一系列保险丝，直到达到所需的延迟。没有提供温度补偿。

如今，这一代的生产线更加复杂。Maxim/Dallas全硅延迟线包含一种新颖的电路，由电压控制延迟线(VCDL)与补偿电路一起使用，以减少由工艺、温度和电压变化引起的延迟变化。

制造一条硅延迟线并不难。任何逻辑门都有传播延迟，可以用作延迟线。困难的部分是建立一个延迟线，可以精确地设置一个特定的延迟期，在工艺、温度和电压的变化中保持一致。稳定这些延迟时间需要一个独立于这些参数的补偿方案。

这样做的一种方法是使用反馈，确定延迟误差并使用该误差生成一个纠正输入回延迟线。这需要一种测量延迟误差的方法和一种控制延迟时间的方法。控制逻辑门延迟时间的一种简单方法是改变电源电压。一般来说，电压越高，通过栅极的延迟越短。

图1所示。压控延迟线(VCDL)

测量延迟时间和确定延迟误差需要做更多的工作。测量延迟时间最简单的方法是将其转换为更容易测量的东西，如频率。如果你从延迟线取输出，将其反相并将其反馈到它的输入中，你就得到了一个频率为1/2的振荡器道明,在那里道明是通过延迟线的总延时。在这种情况下，我们有一个基于VCDL的压控振荡器(VCO)。图2）.

图2。基于VCDL的VCO。

如果我们有一个精确的频率参考(我们没有)，可以实现锁相环将VCO的频率锁定在参考频率上，使其具有相同的精度。这被称为延迟锁定循环(DLL)。在硅世界中还有其他参考，例如电压参考，可以在生产时校准到非常精确的水平。

鉴于此，我们有所有的元素来建立一个补偿延迟线。图3显示DS1135三合一延迟线的框图。

图3。基于锁迟环技术的延迟线(DS1135)。

在电路(图3)中，振荡器输出被反馈到一个电压控制的电阻中，该电阻由一个固定的电流源偏置。控制电阻实际上是一个开关电容电路，其直流电阻与反馈频率成反比。随着频率的增加，电压下降。该电压与由匹配的电流源和固定电阻(Rref)组成的固定电压基准进行比较。Rfreq经过校准，以匹配Rref在温度和电压下的特性。比较器的输出经过滤波并提供压控振荡器的驱动电压。随着频率的增加，vfrequency相对于Vref降低，降低了进入VCO的驱动电压，降低了频率。当频率降低时，相反的情况发生，频率增加。频率的稳定性等于Rref的稳定性。Rref是一个精度基准，它是稳定的过电压和温度和电压。控制回路迫使rfrequency等于Rref。这个控制回路也否定了由工艺、温度和电压变化引起的电路延迟部分的变化。

但是这个电路不能单独用作延迟线。它确实制造了一个稳定的振荡器，并且是Dallas Semiconductors econoscillator 中使用的电路。幸运的是，同一块硅上的延迟单元与VCO中使用的延迟单元具有几乎相同的特性(图3)。输入VCDL(配置为VCO)的控制电压对这些其他独立延迟单元具有相同的影响。因此，即使它们是开环操作，施加到它们上的控制电压也会对VCO中配置的延迟单元产生相同的影响，为过程、温度和电压引起的变化提供补偿。

这些单独的延迟单元可以连接在一起，形成像DS1100一样的抽头延迟线，或者它们可以像在DS1135中一样独立使用。DS1077 econoscillator仅将振荡器部分与可编程分频链结合使用，以提供客户可配置的全硅振荡器。将该电路与控制VCO控制电压的DAC相结合，就产生了像DS1085这样的全量程频率合成器。