Beyond-the-Rails输入

具有Beyond-the-Rails输入的设备专为低功率单电源操作而设计。输入级由单独的npn和pnp差分晶体管对组成(图1)。它们共同提供超出两个供电轨的共模输入电压范围。npn对通常连接到上轨(V(CC))，而pnp连接到下轨(V(EE))。

为了保护输入级的敏感晶体管对，MAX4240家族的运放在每个输入路径上包括一个2.2k欧姆限流电阻，以及三个背对背二极管的独立网络，每个二极管用于in +和in -端子(图2)。这些传统二极管的正向压降(每个约0.7V)导致总压降为2.1V，并且每个输入(1.45V)看到的电压远低于二极管的击穿水平。电阻将二极管网络中的电流限制在0.65mA，这远远低于可能损坏二极管的水平。

要理解术语“rails之外”，您必须熟悉输入结构的基本操作。为了获得最佳性能，即最高增益(β)，跨导(G(m))和输出阻抗(Z(OUT))，用于放大的双极晶体管对应在其有源区域工作(图3)。集电极-发射极饱和电压(V(CEsat))，与有源区域和饱和区域相关的关键参数，对于MAX4240系列ic中的晶体管通常为0.2V或更低。V(CEsat)随晶体管尺寸、集电极电流和温度略有不同。

每个输入结构包含两个npn(或pnp)晶体管，两个负载电阻和一个用于产生固定尾电流(I(tail))的偏置电流源。对于同样理想的完全平衡的晶体管对，正好有一半的尾电流流过每个集电极路径，在R(上l)(或R(下l))上保持固定的电压值。该值是第二级折叠级联电路的I(TAIL)和级联电流(I(FOLDING cascode))的函数。

通过负载电阻R(上l)和R(下l)的电流决定了共模输入电压:

I = I(尾部)/2 + I(折叠级联)

在整个负载中选择一个低电压(本例中为0.3V)后，将R(L-upper)的低端设置为V(CC) - 0.3V, R(L-lower)的上端设置为V(EE) + 0.3V。

在有源区域操作晶体管对，通过产生更大的净空(>V(CEsat))在发射极和集电极之间。然而，一旦净空降至V(CE) = 0.2V，晶体管就开始饱和，从而限制了共模输入范围和晶体管可接受的性能(β↓，G(m)↓，Z(OUT)↓)。超过200mV的共模输入范围会导致CMRR显著下降，从而降低性能，但不会损害放大器。在详细了解了内部输入结构后，可以将V(CM)的上下限表示为:

V (CM-upper) = (CC)——(我* R (L-upper) + V (CEsat (npn))) + V (EB (npn))

V(CM-upper) = V(CC) - (0.3V + 0.2V) +0.7V

V(CM-upper) = V(CC) + 0.2V

V (CM-lower) = (EE) +(我* R (L-lower) + V (CEsat (pnp))) + V ((pnp))

V(CM-lower) = V(EE) + (0.3V + 0.2V) -0.7V

V(CM-lower) = V(EE) - 0.2V

当工作在单个+5V电源上时，共模电压覆盖-0.2V至+5.2V的输入范围，而不违反晶体管对的饱和条件。

当输入信号从一个供电轨移动到另一个供电轨时，轨外输入显示出输入偏置电流的显著变化，导致信号路径从一个双极晶体管对转移到另一个。npn和pnp对之间的这种移位会导致输入偏置电流I(bias +)和I(bias -)改变极性和幅度，从而产生偏置电压的变化，除非由in +和in -看到的输入源阻抗相等。

对于远低于1.8V的差分输入电压，输入电阻通常为45毫欧。大于1.8V的差分输入导致差分钳位二极管导通，在4.4k欧姆附近产生输入电阻。放大器的输入偏置电流可以用下式近似表示:

I(BIAS) = (V(DIFF) - 1.8V)/4.4k欧姆

当差分输入电压接近1.8V时，二极管的导通导致输入电阻从45MW呈指数级下降到4.4kW。偏置电流以相同的指数曲线增加。为了避免偏置电压和输入偏置电流变化引起的失真，可以通过匹配放大器的输入+和输入-输入的有效阻抗来降低偏置误差。

所有MAX4240- MAX4244放大器输入都具有二极管防静电放电(ESD)保护。“正”ESD二极管(位于IN+和V(CC)之间)在输入电压超过V(CC) + 0.6V时开始导通。类似地，当IN-超过V(EE) -0.6V时，IN-和V(EE)之间的负路径变得有效。

另一个有价值的特性是输入过电压保护，当运算放大器用作比较器时，这是必不可少的。没有保护输入结构，比较器动作驱动正输入高电平(IN+到5V)和负输入IN-到地，在内部pnp和npn对之间施加+5V的差分电压。5伏超过双极晶体管的最大允许反向发射极击穿电压(2V)。即使条件瞬间改变，在in通路上的npn晶体管(没有保护)也会被不可逆地损坏。

轨对轨输出阶段

一些低压设计不需要Rail-to-Rail或beyond - rail输入，但大多数设计需要Rail-to-Rail输出阶段来最大化其动态性能。单电源轨对轨输出级的结构与双电源运算放大器的结构有很大不同。

标准输出级通常具有一个发射极跟随器结构(图4a)，但是轨对轨输出级(图4b)通常包含一个公共发射极配置。共发射极配置中的电压降相对较低，仅取决于发射极-集电极饱和电压V(CEsat)。另一方面，经典的发射器-从动器输出级不允许输出比V(CC) - V(Cesat) - V(BE)更接近正轨。V(CEsat)由内部电流源决定，V(BE)由输出晶体管产生。

在这些轨对轨输出中，双极晶体管的发射集电极饱和电压取决于通过晶体管的电流，因此输出摆幅取决于放大器的输出负载。例如，MAX4240系列的输出级在驱动高达10k欧姆的负载时(通常)摆动到轨道的40mV范围内。即使在100k欧姆负载下，MAX4240(配置为在2V单电源上工作的电压跟随器)也可以在V(EE) + 6mV和V(CC) - 8mV之间提供典型的输出摆动。