Flash -to-digital转换器，也称为并行adc，是将信号转换为数字信号的最快方式。闪存adc适用于需要非常大带宽的应用。然而，这些转换器消耗相当大的功率，具有相对较低的分辨率，并且可以相当昂贵。这将它们限制在高频应用中，而这些应用通常无法以任何其他方式解决。典型的例子包括数据采集、卫星通信、雷达处理、采样示波器和高密度磁盘驱动器。

本教程将讨论flash转换器，并将它们与其他转换器类型进行比较。

建筑上的细节

Flash adc是由高速比较器组成的。图1显示了一个典型的flash ADC框图。对于N位转换器，电路采用2(N)-1比较器。带有2(N)个电阻的电阻分压器提供参考电压。每个比较器的参考电压比紧低于它的比较器的参考电压大一个最低有效位(LSB)。当每个比较器的输入电压高于施加到它的参考电压时，它产生一个1。否则，比较器输出为0。因此，如果输入在V(X(4))和V(X(5))之间，比较器X(1)到X(4)产生1，其余比较器产生0。代码从1变为0的点是输入信号小于相应比较器参考电压电平的点。

这种架构被称为温度计编码。之所以使用这个名字，是因为它的设计类似于水银温度计，水银柱总是上升到适当的温度，在这个温度之上没有水银存在。然后将温度计代码解码为适当的数字输出代码。

比较器通常是一个宽带低增益级联。它们是低增益的，因为在高频率下很难同时获得宽带宽和高增益。比较器设计用于低电压偏置，因此每个比较器的输入偏置小于ADC的LSB。否则，比较器的偏移量可能错误地跳闸比较器，导致数字输出代码不代表温度计代码。每个比较器输出处的再生锁存器存储结果。锁存器具有正反馈，因此最终状态被强制为1或0。

考虑到这些基础知识，需要进行一些调整来优化flash转换器架构。

闪耀代码

通常，比较器输出将是一个温度计代码，如00011111。错误可能导致类似00010111的输出，这意味着结果中有一个虚假的零。这种乱序的0称为闪烁，它是由不完善的输入安定或比较器时序不匹配引起的。误差的大小可能相当大。像MAX109 / MAX104这样的现代转换器在ADC前采用输入跟踪保持以及抑制闪光码的编码技术。

亚稳度

当比较器的数字输出是不明确的(既不是1也不是0)时，输出被定义为亚稳态。亚稳态可以通过给予更多的再生时间来降低。灰码编码每次只允许输出中的1位发生变化，可以大大提高亚稳态。因此，比较器输出首先转换为灰码编码，然后再解码为二进制(如果需要)。

当一个亚稳输出驱动两个不同的电路时，就会出现另一个问题。有可能一个电路声明输入为1，而另一个电路认为输入为0。这可能会产生重大错误。为了避免这种冲突，只有一个电路应该检测到潜在的可稳态输出。

输入信号-频率依赖性

当输入信号在所有比较器完成其任务之前发生变化时，ADC的性能将受到不利影响。最严重的影响是随着输入频率的增加，信噪比(SNR)和失真(SINAD)的下降。

测量无杂散动态范围(SFDR)是观察转换器性能的另一种好方法。ADC实现的“有效位”是输入频率的函数;可以通过在ADC前添加跟踪保持(T/H)电路来改进。T/H电路允许显著改进，特别是当输入频率接近奈奎斯特频率时，如图2所示(取自MAX104数据表)。没有T/H的零件在SFDR中显示出明显的下降。

时钟抖动

当采样时钟存在抖动时，信噪比会降低。这对于高输入频率来说是很明显的。为了获得准确的结果，为ADC提供低抖动采样时钟源至关重要。

体系结构权衡

adc可以通过采用各种架构来实现。这些替代方案之间的主要权衡是:

• 完成转换所需的时间(转换时间)。对于闪光灯转换器，转换时间不会随着分辨率的增加而发生实质性的变化。然而，逐次逼近寄存器(SAR)或流水线转换器的转换时间随着分辨率的增加而近似线性增加(图3a)。对于集成adc，每增加一位分辨率，转换时间就增加一倍。

• 元器件在电路中的匹配要求。Flash ADC组件匹配通常将分辨率限制在8位左右。有时使用校准和微调来改善芯片上可用的匹配。分辨率每增加一位，元件匹配要求就会加倍。此模式适用于闪存、逐次逼近或流水线转换器，但不适用于集成转换器。对于集成转换器，组件匹配并不会随着分辨率的提高而显著增加(图3b)。

• 模具尺寸，成本和功率。对于闪存转换器，每增加一位分辨率，几乎使ADC核心电路的尺寸增加一倍。能量也会加倍。相反，SAR、流水线或sigma-delta ADC芯片尺寸将随着分辨率的增加而线性增加;集成转换器核心模具尺寸不会随着分辨率的增加而发生实质性变化(图3c)。最后，众所周知，模具尺寸的增加会增加成本。

Flash ADC与其他ADC架构

Flash vs. SAR adc

在SAR转换器中，一个高速、高精度的比较器决定位，每次一个位(从MSB到LSB)。这是通过将输入与DAC进行比较来完成的，DAC的输出由先前确定的位更新，因此依次近似于输入。SAR的串行特性限制了其速度不超过每秒几兆样本(Msps)，而闪存adc的转换率超过每秒千兆样本(Gsps)。

SAR转换器的分辨率可达16位。MAX1132就是这样一个例子。闪存adc通常限制在8位左右。较慢的速度也允许SAR ADC的功率低得多。例如，MAX1106，一个8位SAR转换器，在3.3V下使用100µA，转换速率为25ksps。MAX104的功耗为5.25W，比MAX1106高16000倍，最大采样率提高40000倍。

SAR架构也更便宜。1000台的MAX1106的售价为1美元以上，而MAX104的售价为数百美元。闪光灯转换器的封装尺寸更大。除了更大的芯片尺寸需要更大的封装外，封装还需要消耗相当大的功率，并且需要许多引脚来保证电源和接地信号的完整性。MAX104的封装尺寸比MAX1106大50倍以上。

Flash vs流水线adc

流水线ADC采用并行结构，其中每个阶段同时处理一个到几个连续采样位。这种设计以功耗和延迟为代价提高了速度，但每个流水线阶段比闪存部分慢得多。流水线ADC需要在dac和级间放大器中进行精确的放大，并且这些级必须达到所需的线性水平。相比之下，在闪存ADC中，比较器只需要低偏移并将其输入解析为数字电平;不涉及线性沉降时间。一些闪存转换器需要前置放大器来驱动比较器。增益线性需要仔细指定。

流水线转换器在8到14位分辨率下的转换速度约为100Msps。流水线转换器的一个例子是MAX1449，一个105MHz, 10位ADC。对于给定的分辨率，流水线adc比类似分辨率的闪存转换器慢10倍左右。流水线转换器可能是adc的最佳架构，需要以高达100Msps的速率采样，分辨率为10位及以上。对于高达10位的分辨率和高于几百Msps的转换率，闪存adc占主导地位。

有趣的是，在某些情况下，闪存adc隐藏在采用另一种架构来提高其速度的转换器内。

Flash vs.集成adc

单坡、双坡和多坡adc可实现16位或更高的高分辨率，价格相对便宜，功耗更低。这些设备支持非常低的转换率，通常每秒不到几百个样本。大多数应用是在仪器仪表和工业市场监测直流信号。这种架构与sigma-delta转换器竞争。

Flash vs. Sigma-Delta adc

闪存adc不与sigma-delta架构竞争，因为目前可实现的转换率相差高达两个数量级。sigma-delta架构适用于带宽低得多的应用，通常小于1MHz，分辨率在12至24位范围内。西格马 - 得尔塔转换器在adc中具有最高的分辨率。它们需要更简单的抗混叠滤波器(如果需要)在转换前限制信号的带宽。

Sigma-delta adc通过过采样来交换分辨率的速度，然后进行滤波以降低噪声。然而，这些设备对于多通道应用并不总是有效的。这种架构可以通过使用采样数据滤波器(也称为调制器)或连续时间滤波器来实现。对于更高的频率转换速率，连续时间架构有可能在6到8位的低分辨率下达到数百Msps范围内的转换速率。这种方法仍处于早期研究和开发阶段，并在较低转化率范围内与闪存替代品竞争。

闪存ADC的另一个有趣的用途是作为sigma-delta电路内部的构建块，以提高ADC的转换率。

子界adc

当需要更高分辨率的转换器或更小的芯片尺寸和给定分辨率的功率时，采用多级转换。这种结构被称为分幅变换器，有时也被称为多步或半闪变换器。这种方法结合了连续逼近和闪存架构的思想。

分段adc减少了要转换成更小组的比特数，然后通过低分辨率闪存转换器运行。与闪存转换器相比，这种方法减少了比较器的数量，降低了逻辑复杂性(图4)。与闪存相比，这种折衷导致转换速度较慢。

MAX153是一款8位、1Msps的ADC，采用子分区架构实现。这个电路采用了两步技术。首先，用4位转换器完成转换。创建一个残余，其中8位精确的DAC将4位转换的结果转换回信号。该信号从输入信号中减去。其次，该余数再次由4位ADC转换，并将第一次和第二次传递的结果组合以提供8位数字输出。

制程技术

闪存转换器的速度目前超过1Gsps。2.2Gbps MAX109采用先进的SiGE工艺制造。MAX108 (1.5Gsps)， MAX104 (1Gsps)和MAX106 (600Msps) 8位adc采用Maxim专有的先进GST-2双极工艺(“千兆”速度硅双极工艺)制造。

与双极技术产品相比，CMOS闪存转换器的速度和分辨率较低。这些adc通常用于集成到更大的CMOS电路中。CMOS, BiCMOS和双极技术将继续改进，产生越来越高的转换率。

结论

对于需要适度分辨率的应用，通常高达8位，采样频率在数百MHz，闪存架构可能是唯一可行的选择。用户必须提供低抖动时钟以确保良好的ADC性能。对于高输入频率的应用，所选择的ADC应具有内部跟踪保持功能。