仪器和基于dsp系统的设计人员现在可以使用连续时间的“砖墙”低通滤波器，该滤波器具有数字控制截止频率(10kHz至150kHz, 10kHz步进)。LTC1564还提供高达24dB的数字可编程增益(以降噪方式实现)，动态范围为122dB(20等效位)，工作电压为2.7V至10.5V(单电源或分路电源)。不需要计算。一个简单的片上锁存数字接口可以存储频率和增益设置，或者可以覆盖直接从其引脚控制部分。除了直接的频率和增益设置之外，不需要编程或时钟。这款单芯片产品在要求急剧滚降、高动态范围、放大或可编程性的应用中消除了昂贵的精密电路。LTC1564采用16针塑料SSOP封装。

LTC1564是一种轨对轨高分辨率滤波器。具有两个阻带陷波的8阶低通响应在2.5倍通带边缘频率f(C) (f(C)范围为10kHz至150kHz)下提供约100dB的衰减，使其适合于高分辨率抗混叠滤波。尽管滤波器阶数很高，但在20kHz角频率(单位增益设置，±5V电源)下，宽带噪声仅为33 μ V(RMS)(典型)，比轨对轨最大信号电平低100dB。此外，LTC1564集成了一个独特的功能，可用于低或宽信号电平:在高增益设置下，输出参考噪声仅略微上升，因此在这些设置下，输入参考噪声底显着下降。在最大24dB (16V/V)增益设置下，刚刚引用的相同20kHz响应的输入噪声电平为2.5 μ V(RMS)，比最大单位增益输入电平低122dB(20等效比特)。(在较高的f(C)设置下，这些噪音水平上升了3dB-4dB)。这个动态范围反映了增益实现的方式。LTC1564中的增益控制是滤波器的一个组成部分，使用专有方法故意最小化总噪声。如果使用单独的VGA和滤波电路，则难以实现此功能。LTC1564还具有直流精度，单位增益时典型的输入参考失调电压为3mV，增益为10V/V时为1mV。

易用性

您不必是过滤器专家或设计人员即可使用LTC1564。只有三个引脚:输入、输出和半电源参考电压点AGND(图1)。其他引脚是数字控制和电源。

您可以将LTC1564想象成一个盒子里的仪器，有输入和输出插孔以及两个标有“频率”和“增益”的旋转开关。在使用中，产品离这个比喻并不远。频率设置(“F”)和增益设置(“G”)都是通过F和G数字输入引脚输入的四位代码(表1)。此外，将F码设置为0000，使滤波器保持完全通电状态，但增益为硬零(通常为- 100dB)，输入引脚在LTC1564内部断开连接，输出噪声甚至低于正常滤波器操作。(那些喜欢异国规格的人可以比较使用非零F码的滤波器输出的最大信号电平与使用零F码的“静音”状态下的噪声;该比率通常为120dB。)

逻辑上的0CS/HOLD引脚使内部锁存器透明，以便F和G引脚直接控制滤波器，而CS/HOLD = 1冻结F和G锁存器，这些引脚不再影响滤波器。RST引脚随时将内部F和G锁存器复位为零。在是芯片使能引脚;逻辑1禁用芯片并施加低功耗待机模式。这些CMOS输入引脚接受CMOS逻辑电平，要么是轨对轨，要么是0V和5V，当器件从±5V电源工作时。

为了使应用尽可能简单，每个CMOS数字输入包括一个小的上拉或下拉电流源，名义上为10µa。如果引脚未连接，这些电流源会导致数字输入引脚在默认情况下浮动到有用的逻辑电平。除了在引脚，必须显式设置为逻辑0正常滤波操作，其他数字输入可以保持打开，如果他们的默认值是所需的设置。默认值将滤波器编程为20kHz通带边缘和单位通带增益(0dB)，或者换句话说，F = 0010, G = 0000, RST = 1和CS/ hold = 0。任何这些默认位都可以通过连接引脚来覆盖。虽然数字引脚通常会在印刷电路生产布局中连接，但该功能最大限度地减少了原型设计或实验中所需的布线。

LTC1564的工作原理?

LTC1564包含专有的有源rc滤波器架构(实现8个复杂极点和两个虚轴零对)，以实现急剧滚降低通增益响应。该架构将噪声源限制在接近基本的最小“kT/C”界限，这反过来又受到将功耗保持在可管理水平(LTC1564中的15mA-22mA)的要求的限制。内部电容器是激光修整精度。内部运算放大器是为该产品“从头开始”设计的，特别是在2.7V至10.5V的宽电源电压范围内具有恒定特性。LTC1564满足了对大约“100 - 100 - 100”性能滤波器的需求:100dB阻带衰减，100+dB信噪比(SNR)和100kHz的截止频率。

LTC1564架构支持阻带中鲁棒的深凹痕。例如，将LTC1564设置为f(C) = 20kHz，使用仔细的窄带技术在大约52kHz处测量- 150dB的陷波深度(此测量需要小心，因为它超出了大多数测试仪器的动态范围)。

过滤性能

图2比较了F码(F (C) = 10kHz时为0001,F (C) = 150kHz时为1111)和G码(1V/V增益为0000,16V/V增益为1111)在低极值和高极值处的测量频率响应。f(C)是通带角，名义上，增益响应比其低频值低1dB。图3显示了在f(IN)/f(C)的归一化频率标度下，不同f(C)设置下的单位增益响应。

从图4可以看出大信号线性度的性能，显示了在三个电源电压(3V, 5V和10V总电源)下，f(C) = 100kHz的10kHz信号，以dB为单位的总噪声和失真(以信号电平为单位)。该曲线显示，在总电源为10V时，轨对轨输入电平下的峰值信失真比为86dB至87dB，小信号(噪声限制)性能约为98dB。

应用实例:双芯片“通用”DSP前端

在图5中，LTC1564滤波器驱动LTC1608 16位500ksps(千采样/秒)-数字转换器(ADC)，实现高度灵活、完整的16位-数字信号接口，具有可变增益、可变采样率和高达150kHz的可变带宽。信号带宽和抗混叠滤波由LTC1564的频率设置“F”码和LTC1608控制的采样率组合编程CONVST时钟输入。如前所述，低电平信号也可以通过LTC1564放大以获得高信噪比。

例如，将LTC1564通带角(f(C))设置为100kHz, LTC1608 ADC中500ksps的采样率(f(S))在f(S)/2或250kHz的临界折叠频率下提供100dB的抗混叠保护。这表示在100kHz带宽下，超过数学最小非失真(或“奈奎斯特”)采样率200ksps的2.5倍过采样。在ADC步骤之后，如果需要，DSP内的数字低通滤波和抽取可以将采样率降低到更接近基本奈奎斯特极限而不会丢失信息。(它甚至可以减少一些ADC量化误差，尽管这是特定于应用的。)(1)另一个独立的选择是以低于5 × f(C)的速率(f(S))进行采样。这将使折叠频率(f(S)/2)从2.5 × f(C)下降到滤波器滚降带内的某个地方，其中滤波器的抑制将不高达100dB。这降低了f(S)/2及以上信号的抗混叠抑制，但在许多应用中仍然提供足够的抗混叠保护，特别是如果，通常情况下，f(S)/2及以上的可混叠信号的电平低于f(C)及以下的期望信号。图5的电路可以通过适当选择ADC采样率和滤波器F码来容纳这些选项中的任何一个或两个。

图6显示了图5电路的数字输出的实测FFT频谱。低电平信号(100mV(RMS))由LTC1564预放大，几乎填满了LTC1608 ADC的输入范围(ADC输出为±32,000个计数，满量程为±32,768个)。输入信号为40kHz, 100mV(RMS)， ADC的f(SAMPLE)为204.8kHz, LTC1564设置截止频率为50kHz，增益为16V/V (f = 0101, G = 1111)。THD为86dB, HD(2)为- 88dB，信噪比为85dB。这表示115dB的动态范围(最大输入到最小噪声)。

结论

LTC1564具有数字控制下的连续时间滤波，只有三个引脚，122dB动态范围和2.7V至10.5V的宽电源电压范围，是一种新型的用户友好型滤波器，适用于高分辨率抗混叠，重构，带限或仪表要求。

注意:

1. Hauser, Max W.“过采样A/D转换原理”，《音频工程学会杂志》，第39卷，第1/2号(1991年1月/2月)。