LT1720是一款超快 (4.5ns)，低功耗(4mA/比较器)，单电源，双比较器，设计用于单3V或5V电源。这些比较器具有内部迟滞，使它们易于使用，即使是缓慢移动的输入信号。LT1720采用linear Technology的6GHz互补双极工艺制造，具有前所未有的低功耗速度。表1总结了LT1720的性能规格。

LT1720采用SO-8，每个比较器加上电源和地只有三个引脚。对于功能齐全的7ns单电源比较器，具有双互补输出和内部锁存器，LT1394可从相同的高速过程中获得。

这些快速，小，低功耗比较器是各种高速，单电源应用的通用构建块，如时钟发生器，窗口比较器，定时偏置发生器，重合检测器和脉冲拉伸器。

电路描述

LT1720中一个比较器的框图如图1所示。有差分输入(+IN/ IN)，输出(OUT)，单个正电源(V(CC))和地(GND)。这两个比较器是完全独立的，只共享电源和接地引脚。电路拓扑结构由差分输入级、增益级和互补共射极输出级组成。所有的内部信号路径利用低电压振荡在低功率下实现高速。

输入级拓扑最大化可用的输入动态范围，而不需要两个完整的输入级的功率，复杂性和模具面积，例如在轨道到轨道输入比较器中发现的。使用2.7 v电源，LT1720仍然具有可观的1.6V共模输入范围。差分输入电压范围是轨到轨，没有在竞争设备中发现的大输入电流。输入级还具有相位反转保护，以防止误输出，当输入驱动低于-100mV共模电压限制。

内部迟滞是通过围绕第二个增益阶段的正非线性反馈来实现的。在此之前，信号路径完全是微分的。然后将信号路径分成两个驱动信号，用于上输出和下输出晶体管。输出晶体管连接在共发射极上，用于轨对轨输出操作。肖特基钳将输出电压限制在距轨道约300mV，而不是线性技术公司的轨对轨放大器和其他产品的50mV或15mV。但是比较器的输出是数字的，并且这个输出级可以直接驱动TTL或cmos。它还可以驱动其他负载主机，下面的应用程序将演示这一点。

输出级的偏置条件和信号波动被设计成使各自的输出晶体管关断比开快。这几乎消除了发生转换的从V(CC)到地的电流浪涌，即使在高输出开关频率下也保持低功耗。事实上，内部频率相关的电流损耗相当于在输出端输入15pF。低浪涌电流也有助于保持theLT1720在高速应用中表现良好。

内部磁滞

LT1720包括内部迟滞，消除了高速比较器最不稳定的线性区域。输入-输出传输特性如图2所示，其中显示了基于两个可测量跳闸点的V(OS)和V(HYST)的定义。3.5mV(典型)迟滞带使得LT1720即使在缓慢移动的输入时也表现良好。

滞后的确切量因单位而异;lt1720规范包括保证温度的上限和下限。磁滞也会随着电源电压和共模电压的变化而略有不同。如果比较器仅用于检测一个方向上的阈值交叉，则只有该跳闸点是重要的。因此，在许多竞争比较器中看到的具有不可预测迟滞水平的稳定失调电压是无用的。在这方面，lt1720比以前的比较产品好很多倍。图3显示了典型的LT1720的输入电压和电源电压。V(OS)移位仅为320µV，对应于80dB的典型psrr。

速度限制

LT1720比较器适用于高速应用，在高速应用中，了解一些限制是很重要的。这些限制可以大致分为三类:输入速度限制，输出速度限制和内部速度限制。

除了输入节点的并联电容外，没有显著的输入速度限制。如果驱动2pF典型输入节点，lt1720将响应。

输出速度受到输出晶体管的转换电流的限制。为了保持低功率静态操作，theLT1720输出晶体管的尺寸可提供25mA-45mA的典型自旋电流。这足以以极高的速度驱动小电容性负载和逻辑闸输入。但是，在大容量负载的情况下，转换速率会显著减慢。由于传输延迟(t(PD))定义在输出电压处于电源之间的中间位置时结束，因此固定的转换电流实际上使theLT1720在3V时比在20mv输入超速时的5V更快。

内部速度限制表现为分散。所有比较器都有一定程度的色散，定义为传播延迟与输入过度驱动的变化。lt1720的传输延迟将随超速而变化，从20mV超速时的典型4.5ns到5mv超速时的7ns(典型)。LT1720色散的主要来源是滞后阶段。当极性变化到达增益阶段时，迟滞阶段的正反馈从可用的过度驱动中减去。只有当信号经过足够的时间通过增益级向前传播，向后通过迟滞级并再次向前通过增益级时，输出级才会接收到与没有迟滞时相同水平的过度驱动。

在5mV的超速驱动下，lt1720在5V电源下比在3v电源下更快，与20mV超速驱动相反。这是由于内部速度限制，因为增益阶段在5V时比3v时更快，这主要是由于降低的结电容和更高的反向电压偏置。

在许多应用程序中，如下面的例子所示，存在大量的输入过度驱动。即使在提供低水平超速的应用中，LT1720的速度也足够快，以至于2.5ns(= 7 - 4.5)的绝对色散小到可以忽略。

LT1720的增益和迟滞阶段简单、短、高速，以尽量减少色散。这种内部“自锁存锁”可以在许多应用中被有效地利用，因为它发生在信号链的早期，在低功率，完全微分阶段。因此，它对来自电路其他部分的干扰具有很高的免疫力，无论是在同一比较器中，在供电线路上还是来自同一封装中的其他比较器。一旦高速信号越过迟滞，在固定的传播延迟后，输出将做出响应，而不考虑这些可能在非迟滞比较器中造成麻烦的外部影响。

应用程序

晶体振荡器

图4显示了一个使用一半LT1720的简单晶体振荡器。The2k-620欧姆电阻对设置比较器的非反相输入的偏置点。2k-1.8k-0.1µF路径将反相输入节点设置在基于输出的适当的平均电平。晶体的路径提供谐振正反馈和稳定振荡发生。虽然当一个输入在共模范围之外时，theLT1720将给出正确的逻辑输出，但是当它这样操作时，可能会出现额外的延迟，从而打开了伪工作模式的可能性。因此，输入端的直流偏置电压被设置在LT1720共模范围的中心附近，220欧姆resistor衰减了对非反相输入的反馈。该电路将在2.7V至6v的供电范围内与任何at切割晶体一起工作，从1MHz到10MHz。

图4电路的输出占空比大约为50%，但受电阻容差的影响，在较小程度上受比较器偏移量和时序的影响。

图5的电路创建了一对具有50%占空比的互补输出。晶体是窄带元件，因此反馈到非反相输入是方波输出的滤波版本。因此，改变非逆变参考电平可以改变占空比。C1的操作与前面的示例一样，而c2通过比较具有相反输入极性的相同两个节点来创建互补输出。A1比较带限制版本的输出和偏置C1的负输入。C1响应的唯一自由度是脉冲宽度的变化，因此输出被迫为50%占空比。由于两个匹配的延迟和轨对轨式输出，该电路工作得很好。

图6中的电路显示了一个晶体振荡器电路，它通过充分利用LT1720的两个独立比较器来产生两个不重叠的时钟。c1像以前一样振荡，但是具有较低的参考电平，C2的输出将在不同的时间切换。电阻器设定输出高脉冲之间的分离程度。如图所示，每个输出具有44%的高占空比和56%的低占空比，足以在高脉冲之间允许2ns，其中两者都处于逻辑低。图7显示了两个输出。

所示的可选A1反馈网络可用于强制相同的输出责任。因为C2的参考电平集低于C1的参考电平集，所以稳态占空比将是44%而不是50%。不过请注意，这个网络的添加只是将每个输出高的时间百分比调整为相同，这在需要相同稳定时间的交换电路中可能很重要。它不能将两个输出之间的相对相位调整为精确的180°，因为由晶体驱动的输入节点的信号不是精确的正弦波。

时间倾斜

由于许多原因，lt1720是需要差分时序倾斜的应用程序的绝佳选择。单个封装中的两个比较器本质上是匹配良好的，典型值仅为300ps得尔塔t(PD)。单片结构使延迟与电源电压和温度相匹配。如前所述，由于内部迟滞，比较器之间的串扰通常是单片双工的缺点，对LT1720时序的影响最小。

图8的电路显示了差分时序偏差的基本构建模块。2.5k电阻与2pF典型输入电容相互作用，产生至少±4ns延迟，由电位器设置控制。示出一个微分和一个单向度。在微分配置中，输出边可以平滑地通过得尔塔t = 0，相互作用可以忽略不计。

快速波形采样器

图9使用二极管桥式开关进行干净、快速的波形采样。二极管电桥由于其固有的对称性，提供比其他基于半导体的开关技术更低的交流误差。该电路具有20dB增益，10mhz全功率带宽和100 μ V/°c基线不确定度。开关延迟小于15ns，全功率响应的最小采样窗宽为30ns。

输入波形被传送到二极管桥式开关，其输出馈送到LT1227宽带放大器。由示例命令触发的LT1720比较器生成相位相反的输出。这些信号被晶体管电平移位，提供互补的双极驱动来切换电桥。偏斜补偿修整确保电桥驱动信号同时在1ns内。交流平衡校正寄生电容桥的不平衡。直流平衡调整补偿电桥偏移。

修剪序列包括接地输入通过50欧姆和应用100khz采样命令。DCbalance调整为输出端的最小桥接on vs OFF变化。然后对倾斜补偿和交流平衡调整进行优化，使输出中的交流干扰最小。最后，断开输入，电路就可以使用了。

符合探测器

高速比较器特别适用于将脉冲输出换能器(如粒子探测器)连接到逻辑电路。单片对偶的匹配延迟非常适合那些需要检测两个脉冲的一致性的情况。图10的电路是采用lt1720和分立元件作为快速与门的一个入射检测器。

参考电平设置为1V，任意阈值。只有当两个信号都超过这个值时，才会检测到巧合。从比较器输出到MRF-501基极的肖特基二极管形成与门，而其他两个肖特基二极管提供快速关断。逻辑与门也可以使用，但是会增加比这个离散级所贡献的300秒更大的延迟。

该电路可以检测到窄至2.5ns的同步脉冲。对于窄脉冲，输出将优雅地退化，响应，但是对于窄脉冲，在开始下降之前不会一直上升到高。当输入信号高于参考电平50mV或更高时，决策延迟为4.5ns。该电路创建一个TTL兼容输出，但它通常也可以驱动CMOS。

脉冲担架

为了检测来自单个传感器的短脉冲，通常需要脉冲拉伸器。图11的电路作为一个单镜头，将输入脉冲的宽度拉伸到恒定的100ns。与逻辑单次触发不同，这种基于lt1720的电路只需要100pV-s的刺激即可触发。

电路的工作原理如下:ComparatorC1作为阈值检测器，而比较器C2配置为一次性检测器。第一个比较器具有8mV的预偏阈值，以克服比较器和系统偏移，并在没有输入信号的情况下建立低输出。输入脉冲发送C1高电平输出，C1高电平又锁存c2的输出高电平。C2的输出被反馈回第一个比较器的输入，导致再生和锁存两个输出高。计时电容C现在开始通过R充电，在100ns结束时，C2复位为低电平。C1的输出也低，锁存两个输出低。C1输入端的新脉冲现在可以重新启动这个过程。当输出脉冲变长时，定时电容可以无限制地增加。

该电路在5ns - 10ns输入脉冲时的最终灵敏度优于14mV。它甚至可以检测雪崩产生的测试脉冲，持续时间仅为1ns，灵敏度优于100mV。(1)它可以检测短事件，比上面的巧合检测器更好，因为单镜头配置为捕获从C1的V(OL)向上运动的100mV，而巧合检测器的2.5nsspecification是基于一个完整的，合法的逻辑高。

结论

新的LT1720双4.5ns单电源比较器具有高速和低功耗的特点。它们是用于各种系统设计挑战的通用且易于使用的构建块。

(1)见线性技术应用说明47，附录b。本电路可检测经40dB衰减后的脉冲发生器输出。