1 .了解电容器中的寄生效应:

问:我需要了解如何为我的应用选择合适的电容器，但我不清楚许多不同类型的优点和缺点。

答:为一个特定的应用选择合适的电容器类型真的不是那么困难。通常，您会发现大多数电容器属于以下四种应用类别之一:

• 交流耦合，包括旁路(通过交流信号而阻断直流信号)

• 去耦(滤波电源、参考电路和信号电路中叠加在直流或低频上的交流或高频)

• 有源/无源RC滤波器或频率选择网络

• 积分器和采样保持电路(获取和存储电荷)

即使有十几种流行的电容器类型——包括聚、膜、陶瓷、电解等——你会发现，一般来说，只有一到两种类型最适合于特定的应用，因为与其他类型的电容器相关的显著缺陷或系统性能的“寄生效应”将导致它们被消除。

问:你所说的“寄生效应”是什么?

a .与“理想”电容器不同，“真实”电容器具有额外的“寄生”或“非理想”元件或行为，其形式为电阻和电感元件、非线性和介电存储器。由于这些组件产生的特性通常在电容器制造商的数据表上指定。了解这些寄生在每个应用中的影响将有助于您选择正确的电容器类型。

问:好的，那么描述非理想电容行为的最重要参数是什么?

A.最常见的四种效应是漏损(并联电阻)、等效串联电阻(ESR)、等效串联电感(ESL)和介电吸收(记忆)。

电容漏电，R(P):在交流耦合应用、存储应用(如积分器和样品保持器)以及高阻抗电路中使用电容器时，泄漏是一个重要参数。

在理想电容器中，电荷Q只随外部电流的变化而变化。然而，在真实的电容器中，泄漏电阻允许电荷以由R-C时间常数决定的速率缓慢流出。

电解型电容器(钽和铝)，以其高电容而闻名，由于隔离电阻差，具有非常高的泄漏电流(通常约为5-20 nA /µF)，不适合存储或耦合应用。

耦合和/或存储应用的最佳选择是聚四氟乙烯(聚四氟乙烯)和其他“聚”类型(聚丙烯，聚苯乙烯等)。

等效串联电阻(ESR) R(S):电容器的等效串联电阻(ESR)是电容器引线与电容器极板的等效电阻串联的电阻。当高交流电流流动时，ESR使电容器耗散功率(从而产生损耗)。这可能会对射频和携带高纹波电流的电源去耦电容器产生严重后果，但在精密高阻抗、低电平电路中不太可能产生太大影响。

ESR最低的电容器包括云母电容器和薄膜电容器。

等效串联电感(ESL)， L(S):电容的等效串联电感(ESL)将电容引线的电感与电容极板的等效电感串联起来进行建模。像ESR一样，即使精密电路本身可能工作在直流或低频，在高频(RF)下，ESL也可能是一个严重的问题。原因是精密电路中使用的晶体管的增益可能延伸到数百兆赫的过渡频率(F(t))，甚至几GHz，并且可以放大涉及低电感值的共振。这使得这类电路的电源端子在高频时正确解耦是至关重要的。

电解，纸或塑料薄膜电容器是高频去耦的糟糕选择;它们基本上由两片金属箔组成，中间隔着塑料片或电介质纸，形成一个卷。这种结构具有相当大的自感，在超过几兆赫的频率下更像电感而不是电容器。

高频去耦更合适的选择是单片陶瓷型电容器，它具有非常低的串联电感。它由多层金属薄膜和陶瓷介质组成，这些薄膜平行地连接在母线上，而不是串联起来。

一个小的权衡是，单片陶瓷电容器可以是传声器(即对振动敏感)，有些类型甚至可以自谐振，具有相对较高的Q，因为它们的低电感伴随着低串联电阻。圆盘陶瓷电容器，另一方面，有时相当电感，虽然较便宜。

问:我在电容选择图表中看到过“耗散系数”这个术语。这是什么?

答:问得好。由于漏电、ESR和ESL几乎总是难以单独规范，许多制造商将漏电、ESR和ESL合并为一个规格，称为耗散系数(DF)，它基本上描述了电容器的低效率。DF定义为每循环耗散的能量与每循环储存的能量之比。实际上，这等于电介质的功率因数，或者相位角的余弦。如果高频的耗散主要是用串联电阻来建模的，那么在一个感兴趣的临界频率上，等效串联电阻ESR与总容抗的比值是对DF的一个很好的估计。

耗散系数也等于电容器的性能值(Q)的倒数，这有时也包括在制造商的数据表上。

介电吸收，RDA, CDA:单片陶瓷电容器具有优异的高频去耦性能，但其具有相当大的介电吸收，不适合用作样品保持放大器(SHA)的保持电容器。介电吸收是一种类似迟滞的内部电荷分布，它使电容器迅速放电，然后开路，似乎恢复了一些电荷。由于恢复的电荷量是其先前电荷的函数，因此实际上，这是一个电荷存储器，并且在使用这种电容器作为保持电容器的任何SHA中都会导致错误。

推荐用于此类应用的电容器包括我们之前谈到的“聚”型电容器，即聚苯乙烯，聚丙烯或特氟龙。这些电容器类型具有非常低的介电吸收(通常为0.01%)。

在本页底部的电容器对比图中概括了电容器的一般特性。

关于高频去耦的一般说明:确保电路在高频和低频都充分去耦的最佳方法是使用电解型电容器，如钽珠，与单片陶瓷电容器并联。该组合将在低频时具有高电容，并将在相当高的频率下保持电容性。一般来说，没有必要在每个单独的IC上都有钽电容器，除非在关键情况下;如果每个集成电路与钽电容之间的合理宽度小于10厘米，则可以在多个集成电路之间共用一个钽电容。

关于高频去耦要记住的另一件事是电容器的实际物理位置。即使是短长度的导线也有相当大的电感，因此将高频去耦电容器安装在尽可能靠近IC的地方，并确保引线由短而宽的PC轨道组成。

理想情况下，高频去耦电容器应该是表面贴装部件，以消除引线电感，但线端电容器是可以的，只要设备引线不长于1.5毫米。

2杂散电容:

既然我们已经讨论了电容器作为元件的寄生效应，让我们来谈谈另一种形式的寄生，即“杂散”电容。

问:那是什么?

答:嗯，就像并联板电容器一样，杂散电容器是在两个导体彼此靠近时形成的(特别是当它们并联运行时)，并且没有短路在一起或被作为法拉第屏蔽的导体屏蔽。

杂散或“寄生”电容通常发生在PC板上的平行走线之间或PC板两侧的走线/平面之间。不幸的是，在电路建模过程中经常忽略杂散电容的发生和影响，特别是在非常高的频率下，并且在系统电路板构造和组装时可能导致严重的性能问题;例如更大的噪声，更低的频率响应，甚至不稳定。

例如，如果电容公式适用于电路板对侧走线的情况，那么对于一般用途PCB材料(E(R) = 4.7, d = 1.5 mm)，电路板对侧导体之间的电容略低于3pf /cm(2)。在250 MHz的频率下，3pf对应的电抗为212.2欧姆!

问:如何消除杂散电容?

A.你永远不可能真正“消除”杂散电容;你能做的最好的事情就是采取措施尽量减少它在电路中的影响。

问:我该怎么做?

答:嗯，最小化杂散耦合影响的一种方法是使用法拉第屏蔽，它只是耦合源和受影响电路之间的接地导体。

问:它是如何运作的?

A.看图;它是一个等效电路，显示高频噪声源V(N)如何通过杂散电容c耦合到系统阻抗Z。如果我们很少或根本无法控制V(N)或Z(1)的位置，则次优解决方案是插入法拉第屏蔽:

如下图所示，法拉第屏蔽屏蔽了耦合电场。注意屏蔽是如何使噪声和耦合电流返回到它们的源而不流过Z(1)的。

电容耦合的另一个例子是侧面钎焊陶瓷IC封装。这些DIP封装有一个小的，方形的，导电Kovar盖焊接在陶瓷封装顶部的金属化边缘上。包装制造商只提供两种选择:金属化的边缘可能连接到包装的一个角销，或者它可能不连接。大多数逻辑电路在封装的一个角落有一个接地引脚，因此盖子是接地的。但是许多电路在封装的角落没有接地引脚，所以盖子是漂浮的。事实证明，这种电路比采用塑料DIP封装的芯片更容易受到电场噪声的影响，因为塑料DIP封装的芯片没有屏蔽。

无论环境噪声水平如何，对于用户来说，在没有由制造商接地的任何侧面钎焊陶瓷IC的盖子上接地都是很好的做法。这可以通过焊接到盖子上的电线来完成(这不会损坏设备，因为芯片在热和电上与盖子隔离)。如果不能接受在盖子上焊接，可以使用接地的磷青铜夹来进行接地连接，或者可以使用导电涂料将盖子连接到接地引脚上。千万不要试图接地这样一个盖子没有验证它，事实上，没有连接;确实存在设备类型与盖子连接到电源轨道，而不是接地!

法拉第屏蔽不可行的一种情况是在集成电路芯片的键合线之间。这有重要的后果。两片键合线及其相关引线之间的杂散电容约为0.2 pF;观测值一般在0.05 ~ 0.6 pF之间。

考虑一个高分辨率转换器(ADC或DAC)，它连接到高速数据总线。数据总线的每条线(将在2至5 V/ns左右切换)将能够通过该杂散电容影响转换器的端口;随之而来的数字边缘的耦合将降低转换器的性能。

这个问题可以通过隔离数据总线，插入一个锁存缓冲区作为接口来避免。虽然这种解决方案涉及一个额外的组件，占用电路板面积，消耗功率，并增加成本，但它可以显着改善转换器的信噪比。