ADSP-21csp01是新Devices系列16位定点数字信号处理器的第一名成员，专为快速高效地同时处理多个信号而设计，并有效地处理用高级语言编写的编译代码。它的核心设计允许用C编写和调试更多的软件，简化定点DSP应用程序的开发，加快产品和系统设计人员的上市时间。同步话音数据调制解调器、蜂窝基站和计算机电话系统等应用得益于DSP吞吐量的提高、芯片数量的减少和更快的上市时间。

其新设计的架构(图1)包括由大量通用数据寄存器支持的算术部分;由两个地址生成器组成的数据地址生成部分;以及一个由64字指令缓存支持的程序排序器。该核心增加了充足的20千字节片上SRAM，配置为4 K × 24程序内存RAM和4 K × 16数据内存RAM，一个16位DMA(直接内存访问)端口，两个DMA串行端口和一个启动控制器。这些特性与ADSP-21csp01的50-MIPS(每秒百万指令)性能和24位地址总线相结合，提供了并发处理多个信号所需的处理能力和I/O带宽。

并发信号处理

不可阻挡的趋势正在推动信号处理系统向更小尺寸、更低成本、更低功耗和更高性能的方向发展，并对DSP架构的发展方向产生重大影响。新的高性能处理器必须设计成能够执行以前需要几个处理器才能完成的任务(图2)。

更重要的是，新兴的应用，如话音数据调制解调器——它可以同时处理调制解调器/传真信号和语音信号——对DSP提出了处理并发信号的要求。

为了实现这一点，DSP必须能够寻址一个大的程序和数据存储空间——大到足以存储应用程序所需的所有算法的程序指令和数据。DSP还必须有足够的速度和效率来实时执行多个算法和应用程序的多个任务。此外，为了适应应用程序中使用的多个信号，DSP还必须具有多个I/O端口，以及DMA通道，以便在不中断处理器的情况下将数据流输入和输出DSP的内部存储器(图3)。

一个强大的解决方案是ADSP-21csp01并发信号处理器。凭借其50-MIPS的指令速率，高度并行的指令集在一个周期(550 MOPS)内执行许多操作，24位地址可访问多达16万字的指令和数据，高I/O带宽和DMA通道-它可以容纳来自编解码器(或多个编解码器)的多个信号，并可以实时处理多个任务。

建筑上的细节

ADSP-21csp01的算术部分由一个16位算术/逻辑单元(ALU)和一个16×16-bit乘法器/累加器(MAC)组成，具有双40位累加器和一个桶移位器。单周期、非流水线的算术单元彼此独立地操作，并提供多精度操作。21csp核心共有96个片上寄存器，包括64个寻址寄存器和32个算术寄存器，包括两组乘法结果寄存器。两组数据寄存器向算术单元提供数据操作数并存储算术结果。任何数据寄存器都可用于向任何算术单元提供数据操作数。这种高度的灵活性简化了编程，提高了用高级语言实现的系统的效率。数据寄存器在主库和次库的排列简化了任务切换，因为在寄存器库之间切换只需要一个周期。

ADSP-21csp01的地址生成器允许使用地址(I)寄存器和修改(M)寄存器或直接修改值来间接寻址访问数据。16套登记册分别存放在一级银行和二级银行。地址的更新可以在更新前和更新后模式下进行(即，在地址输出到地址总线之前和之后)。零开销循环指令可以嵌套多达五层，产生快速、高效和紧密编码的循环。

为了支持循环缓冲区的自动维护(以绝对最少的指令)，地址生成器还使用了一组长度(L)寄存器和基数(B)寄存器。可以维护多达16个循环缓冲区(主寄存器为8个，辅助寄存器为8个)——每个缓冲区在任何内存位置都有一个起始地址。在并发处理多个信号时，同时维护多个循环缓冲区的能力是一个关键优势，因为与每个信号相关的数据集需要驻留在自己的缓冲区中。此外，处理单个信号的算法可能需要几个循环缓冲区。当要处理并发信号时，这个需求会成倍增加。使用专用于每个循环缓冲区的地址生成器，在地址寄存器内外交换指针值时不需要额外的处理时间。

程序排序器与64字指令缓存一起使用，以维持获取一条指令和两个数据值的三总线性能。缓存是选择性的:只有读取与程序内存数据访问冲突的指令才会被缓存。这允许全速执行核心，循环操作，如数字滤波器乘法累积和FFT蝴蝶的处理。

有效地实时处理多个信号的另一个重要方面是中断延迟。ADSP-21csp01在最短的时间内响应外部和内部中断。这是一个极其重要的因素，因为对外部信号的响应时间对实时性能至关重要。

统一存储空间

改进的哈佛架构是DSP的一个关键特征，它允许在一个周期内获取两个数据字以及下一条指令。这种三总线性能使DSP与其他微处理器和RISC处理器区别开来。传统上，DSP存储器被配置成两个独立的空间来支持哈佛架构。这两个内存段提供了双操作数获取所需的效率，但以灵活性为代价。例如，DSP可能总共有8k字的内存，它们被安排为两个独立的4k字块。但是，特定的应用程序可能需要总共8k个单词——部署为一个6k个单词的程序部分和一个2k个单词的数据部分。DSP的内存空间有足够的总内存，但没有达到所需的配置。结果是需要外部存储器来弥补差异。

ADSP-21csp01通过在统一的非专用地址空间中提供内存来解决这个问题。这个内存是多端口的，以适应在一个周期内获取两个数据操作数——具有最佳的灵活性。存储器的任何部分都可用于程序指令或存储在程序存储器或数据存储器中的数据。这种内存配置还提供了高级语言(如C编译器)所需的额外灵活性。

开发工具

ADSP-21csp01的架构创新伴随着开发工具的新进步。在Windows 95下运行的集成开发环境(IDE)允许定义一个项目，其中组装、链接和项目构建在一个步骤中执行。环境菜单允许用户指定汇编器和链接器选项，以消除旧的命令行开关的使用。IDE会记住用户的首选项和设置，以及包含项目的所有文件的名称。在初始IDE设置之后，可以快速执行代码生成和调试。

ADSP-21csp01 EZ-ICE(在线仿真器，具有易于使用的Microsoft Windows接口)允许通过JTAG串行边界扫描接口非侵入式访问内部处理器寄存器。EZ-ICE由一个PC插件卡和一个小型附加探头组成，支持全速运行，多达30个软件断点，9个硬件断点范围，单步执行，注册修改和读取，程序和数据存储器上传/下载。

ADSP-21csp01 EZ-LAB是一款PC插件开发系统，其中包括一个带有前端卡连接器的ADSP-21csp01。EZ-LAB板也可以在独立模式下运行，从板上EPROM启动。软件包括程序调试。

高级语言编程

由于要求系统制造商更快地将产品推向市场，因此要求设计人员采用尽可能缩短设计周期的方法。此外，算法和标准也在以越来越快的速度变化。开发方法可以简化代码的创建，并通过使现有代码在不同平台之间更易于移植来保留现有代码，这为系统设计人员提供了关键的好处。高级语言，如ANSI C，可以为数量庞大且不断增长的熟练C程序员提供这种级别的简化代码生成和可移植性。

ADSP-21csp01具有新的DSP核心，其中包括有效实现C编译器的关键架构功能。程序定序器支持pc相关跳转和调用。相对于pc的能力简化了可重定位的代码。大量的寄存器和使用单个寄存器存储不同算术运算中使用的变量的灵活性提高了计算效率，并确保了编译代码的最佳数据流。C编译器不需要生成额外的指令来保存和恢复寄存器中的值。地址生成器体系结构提供了有效的堆栈维护所需的功能。C编译器可以用更少的指令操作帧指针和生成链表。

总体而言，ADSP-21csp01的架构特性允许C编译器生成代码的效率是早期Devices ADSP-21xx系列的三到五倍。

ADSP-21csp01采用160引脚PQFP封装，将于1996年中期投入生产。开发工具的样例和测试版将在春末发布。