如何将先前包含DS2152的系统设计迁移到包含DS21352或DS21552器件的新设计

来源：analog 发布时间：2023-08-14

摘要： 本应用说明将有助于从使用DS2152单芯片收发器(SCT)的当前设计迁移到使用DS21352或DS21552 SCT的设计。这两种设备是足迹兼容的，这使得DS2152只需要对硬件和软件进行微小的修改即可更换。迁移到DS21352或DS21552的一些好处是，这些设备具有更先进的HDLC，支持JTAG测试功能，多个设备可以在单个高速总线上通信，并在3.3伏下工作，允许5.0伏的I/O。为了利用这些新功能，应用程序说明概述了具体的硬件和软件差异。它还指出了DS21352和DS21552数据表的特定部分，其中包含有关可用新功能的更多信息。

1. 介绍

本应用笔记强调了DS21352/DS21552和DS2152之间的差异。DS21352/DS21552是DS2152的超集，保持一致的引脚输出和寄存器集。保留了DS2152的所有原始功能，并且为DS2152创建的软件可以以最小的努力转移到DS21352/DS21552。DS21352和DS21552在功能上是等效的，唯一的区别是所需的电源电压- DS21352工作在3.3V，而DS21552工作在5V。

2. 额外的功能

新功能	资料单张组
高阶资料连结控制控制器缓冲区深度从16字节增加到64字节增加了HDLC over DS0功能	15
JTAG	19
8mbps交错PCM总线操作	20.
3.3V工作，5V容限I/O(适用于DS21352)	23

3.寄存器定义的更改

在实现DS21352/DS21552的新功能时，优先考虑保留DS2152的寄存器映射，以促进从现有DS2152设计的代码迁移。本节重点介绍在DS21352/DS21552中发现的寄存器添加和差异。

3.1新特性寄存器的使用

突出显示与新特性相关的特定寄存器。每个项目都可以在列出的部分下的数据表中找到。

3.1.1 HDLC DS0控制(第15节)
注册	地址	描述
RDC1	90 h	接收HDLC DS0控制寄存器1
RDC2	91 h	接收HDLC DS0控制寄存器2
TDC1	92 h	传输HDLC DS0控制寄存器1
TDC2	93 h	传输HDLC DS0控制寄存器2

3.1.2交错PCM总线操作(第20节)
注册	地址	描述
伊博语	94 h	交叉总线操作

3.2位赋值在现有寄存器中的变化

突出显示DS21352/DS21552中与DS2152不同的位位置。

注册	位#	DS2152象征	DS2152描述	DS21352 / DS21552象征	DS21352 / DS21552描述
CCR3	7	ESMDM	弹性存储最小的延迟模式	RESMDM	Rx弹性存储最小延迟模式
CCR3	6	ESR	弹性存储重置	TCLKSRC	Tx时钟源选择
CCR3	0	N/A	不分配	TESMDM	Tx弹性存储最小延迟模式
CCR6	6	N/A	不分配	RESALGN	Rx弹性存储对齐
CCR6	5	N/A	不分配	TESALGN	Tx弹性存储对齐
CCR7	5	N/A	不分配	RESR	Rx弹性存储重置
CCR7	4	N/A	不分配	TESR	Tx弹性存储重置

4. 设备引脚输出的变化

4.1包类型

DS2152和DS21352/DS21552均采用100引脚14 x 14 x 1.4mm LQFP。所列数值适用于车身尺寸。

4.2设备引脚差异

4.2.1 JTAG引脚
销#	DS21352 / DS21552	DS2152	描述
2	JTMS	数控	IEEE 1149.1测试模式选择
4	JTCLK	数控	IEEE 1149.1测试时钟信号
5	JTRST	数控	IEEE 1149.1测试复位
7	JTDI	数控	IEEE 1149.1测试数据输入
10	JTDO	数控	IEEE 1149.1测试数据输出