摘要: 当SYSCLK引脚在256个RCLK周期内保持高位时,所有输出引脚,包括并行端口都是3状态。
当SYSCLK引脚在256个RCLK周期内保持高位时,所有输出引脚,包括并行端口都是3状态。
将40hex写入TEST电阻将调用此模式。启用时,内部TLINK节点绑定到TSER引脚。在通过TTIP和TRING引脚将数据流传输到E1线之前,希望故意破坏数据流的应用程序中,这种访问非常有用。从TSER引脚到格式化器的双极输出有一个确切的延迟,因此用户能够知道所需的位何时出现在RCLK和RLINK引脚上。这种延迟是5 TCLK期。
在TEST2寄存器中设置60hex将调用这种模式。启用时,内部TLINK节点绑定到TSER引脚。
在公共控制寄存器3中设置ccr3.2位将调用此模式。
注意:当使用特殊模式#4并在多帧边界上轮询数据时,应使用外部弹性存储(DS2175)而不是DS2153的发送侧弹性存储。DS2153内置的内部弹性存储不能在多帧边界上释放数据。DS2175具有在多帧脉冲上同步的能力,因此应该使用它。
在TEST2寄存器中设置20十六进制位将调用这种模式。启用时,内部TLINK节点绑定到TSER引脚。
下一篇:如何提高MAX4007的工作速度
社群二维码
关注“华强商城“微信公众号
Copyright 2010-2023 hqbuy.com,Inc.All right reserved. 服务热线:400-830-6691 粤ICP备05106676号 经营许可证:粤B2-20210308