从DS21Q55设计迁移到DS21Q50或DS21Q59的处理方案

来源：analog 发布时间：2023-07-27

摘要： DS21Q55是一个四多芯片模块(MCM)器件，具有独立的收发器，可以通过软件配置为T1, E1或J1操作。每个都由一个线接口单元(LIU)、帧器、HDLC控制器和TDM背板接口组成，并通过一个8位并行端口进行控制，该端口配置用于英特尔或摩托罗拉总线操作。DS21Q55与DS2155单收发器软件兼容，与DS21Qx5y系列产品引脚兼容。DS21Q59 E1四路收发器包含连接到四条E1线的所有必要功能。DS21Q59是DS21Q50的直接替代品，增加了信号访问和改进的中断处理。两者都由LIU，帧机和TDM背板接口组成，并通过配置为英特尔或摩托罗拉总线操作或串行端口操作的8位并行端口进行控制。

DS21Q55、DS21Q50和DS21Q59引脚的异同

下表显示了DS21Q55、DS21Q50和DS21Q59上可用的引脚。

名字	类型	函数	DS21Q55	DS21Q50/59
4/8/16MCK	O	4.096MHz、8.192MHz、16.384 MHz时钟		X
A0-A4	我	地址总线位0 (LSB)到地址总线位4	X	X
A5 /啤酒	我	地址总线位5 (MSB)/地址锁存使能		X
A5、A6	我	地址总线位5到地址总线位6	X
A7 /啤酒	我	地址总线位7 (MSB)/地址锁存使能	X
AJACKI	我	备用抖动衰减器时钟输入		X
AJACKO	O	备用抖动衰减器时钟输出		X
BPCLK1	O	回平面时钟，收发器1	X
BPCLK2	O	后平面时钟，收发器2	X
BPCLK3	O	后平面时钟，收发器3	X
BPCLK4	O	后平面时钟，收发器4	X
BTS0	我	总线类型选择0		X
BTS1	我	总线类型选择		X
BTS	我	总线类型选择(0 = Intel / 1 = Motorola )	X
CS	我	芯片选择		X
CS1	我	芯片选择，收发器1	X
CS2	我	芯片选择，收发器2	X
CS3	我	芯片选择，收发器3	X
CS4	我	芯片选择，收发器4	X
D0 / AD0 -	I / O	数据总线比特0/地址/数据总线比特0 (LSB)到数据	X	X
D7 / AD7		总线7位/地址/数据总线7位(MSB)
DVDD1	--	数字正电源	X(注1)	X
DVDD2	--	数字正电源	X(注1)	X
DVDD3	--	数字正电源	X(注1)	X
DVDD4	--	数字正电源	X(注1)	X
DVSS1	--	数字信号接地	X(注2)	X
DVSS2	--	数字信号接地	X(注2)	X
DVSS3	--	数字信号接地	X(注2)	X
DVSS4	--	数字信号接地	X(注2)	X
ESIBRD1	--	扩展系统信息总线读取，收发器	X
ESIBRD2	--	扩展系统信息总线读取、收发器	X
ESIBRD3	--	扩展系统信息总线读取、收发器	X
ESIBRD4	--	扩展系统信息总线读取、收发器	X
ESIBS0_1	I / O	扩展系统信息总线0，收发器1	X
ESIBS0_2	I / O	扩展系统信息总线0，收发器2	X
ESIBS0_3	I / O	扩展系统信息总线0，收发器3	X
ESIBS0_4	I / O	扩展系统信息总线0，收发器4	X
ESIBS1_1	I / O	扩展系统信息总线1，收发器1	X
ESIBS1_2	I / O	扩展系统信息总线1，收发器2	X
ESIBS1_3	I / O	扩展系统信息总线1，收发器3	X
ESIBS1_4	I / O	扩展系统信息总线1，收发器4	X
INT	O	中断	X	X
JTCLK	我	JTAG时钟	X
JTDI	我	JTAG数据输入，收发器	X
JTDO	O	JTAG数据输出，收发器	X
JTMS	我	JTAG测试模式选择	X
JTRST	我	JTAG重置	X
LIUC	我	线路接口连接	X
MCLK	我	主时钟输入		X
MCLK1	我	主时钟，收发器1和收发器3	X
MCLK2	我	主时钟，收发器2和收发器4	X
MUX	我	多路总线选择	X
OUTA1	O	用户可选择输出A		X
OUTA2	O	用户可选择输出A		X
OUTA3	O	用户可选择输出A		X
OUTA4	O	用户可选择输出A		X
OUTB1	O	B .用户可选择输出		X
OUTB2	O	B .用户可选择输出		X
OUTB3	O	B .用户可选择输出		X
OUTB4	O	B .用户可选择输出		X
pbt	我	并行总线类型选择		X
RCHBLK1	O	接收信道块，收发器#1。	X
RCHBLK2	O	接收信道块，收发器#2。	X
RCHBLK3	O	接收信道块，收发器#3。	X
RCHBLK4	O	接收信道块，收发器#4。	X
RCHCLK1	O	接收信道时钟，收发器#1。	X
RCHCLK2	O	接收信道时钟，收发器#2。	X
RCHCLK3	O	接收信道时钟，收发器#3。	X
RCHCLK4	O	接收信道时钟，收发器#4。	X
RCLK1	O	接收时钟输出从帧，收发器#1。	X
RCLK2	O	接收时钟输出从帧，收发器#2。	X
RCLK3	O	接收时钟输出从帧，收发器#3。	X
RCLK4	O	接收时钟输出从帧，收发器#4。	X
RCLKI1	我	接收时钟输入的刘，收发器#1。	X
RCLKI2	我	接收时钟输入的刘，收发器#2。	X
RCLKI3	我	接收时钟输入的刘，收发器#3。	X
RCLKI4	我	接收时钟输入的刘，收发器#4。	X
RCLKO1	O	接收时钟输出从刘，收发器#1。	X
RCLKO2	O	接收时钟输出从刘，收发器#2。	X
RCLKO3	O	接收时钟输出从刘，收发器#3。	X
RCLKO4	O	从4号收发器接收时钟输出。	X
RD * (DS *)	我	读输入(数据频闪)	X	X
REFCLK	I / O	参考时钟		X
RFSYNC1	O	接收帧同步(在接收弹性存储之前)，收发器#1。	X
RFSYNC2	O	接收帧同步(在接收弹性存储之前)，收发器#2。	X
RFSYNC3	O	接收帧同步(在接收弹性存储之前)，收发器#3。	X
RFSYNC4	O	接收帧同步(在接收弹性存储之前)，收发器#4。	X
RLCLK1	O	接收链路时钟，收发器#1。	X
RLCLK2	O	接收链路时钟，收发器#2。	X
RLCLK3	O	接收链路时钟，收发器#3。	X
RLCLK4	O	接收4号收发器链路时钟。	X
RLINK1	O	接收链路数据，收发器#1	X
RLINK2	O	接收链路数据，收发器#2。	X
RLINK3	O	接收链路数据，收发器#3。	X
RLINK4	O	接收链路数据，收发器#4。	X
rlo / LOTC1	O	收发器#1接收同步丢失/发送时钟丢失。	X
rlo / LOTC2	O	收发器#2接收同步丢失/发送时钟丢失。	X
rlo / LOTC3	O	收发器#3接收同步丢失/发送时钟丢失。	X
rlo / LOTC4	O	收发器#4接收同步丢失/发送时钟丢失。	X
RMSYNC1	O	接收多帧同步，收发器#1。	X
RMSYNC2	O	接收多帧同步，收发器#2。	X
RMSYNC3	O	接收多帧同步，收发器#3。	X
RMSYNC4	O	接收多帧同步，收发器#4。	X
RNEGI1	O	收发器#1的帧接收负数据。	X
RNEGI2	O	接收帧器负数据，收发器#2。	X
RNEGI3	O	接收帧器负数据，收发器#3。	X
RNEGI4	O	收发器#4的帧接收负数据。	X
RNEGO1	O	从收发器1号的LIU接收负数据。	X
RNEGO2	O	从收发器#2的LIU接收负数据。	X
RNEGO3	O	从收发器3号的LIU接收负数据。	X
RNEGO4	O	接收来自4号收发器LIU的负数据。	X
RPOSI1	O	接收收发器1号帧器的正数据。	X
RPOSI2	O	收发器#2接收帧器的正数据。	X
RPOSI3	O	收发器#3接收帧器的正数据。	X
RPOSI4	O	接收编帧器4号收发器的正数据。	X
RPOSO1	O	从收发器1号的LIU接收正数据。	X
RPOSO2	O	从收发器#2的LIU接收正数据。	X
RPOSO3	O	从收发器#3的LIU接收正数据。	X
RPOSO4	O	从4号收发器的LIU接收正数据。	X
RRING1	O	接收环输入，收发器#1。	X	X
RRING2	O	接收环形输入，收发器#2。	X	X
RRING3	O	接收环形输入，收发器#3。	X	X
RRING4	O	接收环形输入，收发器#4。	X	X
RSER1	O	接收串行数据，收发器#1。	X	X
RSER2	O	接收串行数据，收发器#2。	X	X
RSER3	O	接收串行数据，收发器#3。	X	X
RSER4	O	接收串行数据，收发器#4。	X	X
RSIG1	O	接收信号输出，收发器#1。	X
RSIG2	O	接收信号输出，收发器#2。	X
RSIG3	O	接收信号输出，收发器#3。	X
RSIG4	O	接收信号输出，收发器#4。	X
RSIGF1	O	接收信号冻结输出，收发器#1。	X
RSIGF2	O	接收信号冻结输出，收发器#2。	X
RSIGF3	O	接收信号冻结输出，收发器#3。	X
RSIGF4	O	接收信号冻结输出，收发器#4。	X
RSYNC1	I / O	接收同步信号，收发器#1。	X	X
RSYNC2	I / O	接收同步信号，收发器2号。	X	X
RSYNC3	I / O	接收同步信号，收发器3号。	X	X
RSYNC4	I / O	接收同步信号，收发器#4。	X	X
RSYSCLK1	O	接收系统时钟，收发器#1。	X
RSYSCLK2	O	接收系统时钟，收发器#2。	X
RSYSCLK3	O	接收系统时钟，收发器#3。	X
RSYSCLK4	O	接收系统时钟，收发器#4。	X
RTIP1	O	接收提示输入，收发器#1。	X	X
RTIP2	O	接收提示输入，收发器#2。	X	X
RTIP3	O	接收提示输入，收发器#3。	X	X
RTIP4	O	接收提示输入，收发器#4。	X	X
RVDD1	--	接收正供给。	X	X
RVDD2	--	接收正供给。	X	X
RVDD3	--	接收正供给。	X	X
RVDD4	--	接收正供给。	X	X
RVSS1	--	接收信号地	X(注3)	X
RVSS2	--	接收信号地	X(注3)	X
RVSS3	--	接收信号地	X(注3)	X
RVSS4	--	接收信号地	X(注3)	X
SYSCLK1	O	发送/接收系统时钟		X
SYSCLK2	O	发送/接收系统时钟		X
SYSCLK3	O	发送/接收系统时钟		X
SYSCLK4	O	发送/接收系统时钟		X
TCHBLK1	O	发送信道块，收发器#1。	X
TCHBLK2	O	发送信道块，收发器#2。	X
TCHBLK3	O	发送信道块，收发器#3。	X
TCHBLK4	O	发送信道块，收发器#4。	X
TCHCLK1	O	发送信道时钟，收发器#1。	X
TCHCLK2	O	发送信道时钟，收发器#2。	X
TCHCLK3	O	发送信道时钟，收发器#3。	X
TCHCLK4	O	发送信道时钟，收发器#4	X
TCLK1	O	发送时钟，收发器#1。	X	X
TCLK2	O	发送时钟，收发器#2。	X	X
TCLK3	O	发送时钟，收发器#3。	X	X
TCLK4	O	发送时钟，收发器#4。	X	X
TCLKI1	O	发送时钟输入的刘，收发器#1。	X
TCLKI2	O	发送时钟输入的刘，收发器#2。	X
TCLKI3	O	发送时钟输入的刘，收发器#3。	X
TCLKI4	O	4号收发器的时钟输入。	X
TCLKO1	O	发送时钟输出从帧，收发器#1。	X
TCLKO2	O	发送时钟输出从帧，收发器#2。	X
TCLKO3	O	发送时钟输出从帧，收发器#3。	X
TCLKO4	O	发送时钟输出从帧，收发器#4。	X
TLCLK1	O	发送链路时钟，收发器#1。	X
TLCLK2	O	发送链路时钟，收发器#2。	X
TLCLK3	O	发送链路时钟，收发器#3。	X
TLCLK4	O	发送链路时钟，收发器#4。	X
TLINK1	O	发送链路数据，收发器#1。	X
TLINK2	O	发送链路数据，收发器#2。	X
TLINK3	O	发送链路数据，收发器#3。	X
TLINK4	O	发送链路数据，收发器#4。	X
TNEGI1	O	发送负数据输入的刘，收发器#1。	X
TNEGI2	O	发送负数据输入的刘，收发器#2。	X
TNEGI3	O	发送负数据输入的刘，收发器#3。	X
TNEGI4	O	发送负数据输入的刘，收发器#4。	X
TNEGO1	O	发送负数据输出帧，收发器#1。	X
TNEGO2	O	发送负数据输出帧，收发器#2。	X
TNEGO3	O	发送负数据输出帧，收发器#3。	X
TNEGO4	O	发送负数据输出帧，收发器#4。	X
TPOSI1	O	发送正数据输入的刘，收发器#1。	X
TPOSI2	O	发送正数据输入的刘，收发器#2。	X
TPOSI3	O	发送正数据输入的刘，收发器#3。	X
TPOSI4	O	为收发器4号LIU发送正数据输入。	X
TPOSO1	O	发送正数据输出帧，收发器#1。	X
TPOSO2	O	发送正数据输出帧，收发器#2。	X
TPOSO3	O	发送正数据输出帧，收发器#3。	X
TPOSO4	O	发送正数据输出帧，收发器#4。	X
TRING1	O	发送环输出，收发器#1。	X	X
TRING2	O	发送环输出，收发器#2。	X	X
TRING3	O	发送环输出，收发器#3。	X	X
TRING4	O	发送环输出，收发器#4。	X	X
TS0	O	收发器选择0		X
壹空间	O	收发器选择1		X
TSER1	O	发送串行数据，收发器#1。	X	X
TSER2	O	发送串行数据，收发器#2。	X	X
TSER3	O	发送串行数据，收发器#3。	X	X
TSER4	O	发送串行数据，收发器#4。	X	X
TSIG1	O	发送信号输入，收发器#1。	X
TSIG2	O	发送信号输入，收发器#2。	X
TSIG3	O	发送信号输入，收发器#3。	X
TSIG4	O	发送信号输入，收发器#4。	X
TSSYNC1	O	发射系统同步，收发器1号。	X
TSSYNC2	O	发射系统同步，收发器2号。	X
TSSYNC3	O	发射系统同步，收发器#3。	X
TSSYNC4	O	发送系统同步，收发器#4。	X
TSTRST	O	测试/重置	X
TSYNC1	I / O	发射同步，收发器1号。	X	X
TSYNC2	I / O	发射同步，收发器2号。	X	X
TSYNC3	I / O	发射同步，收发器3号。	X	X
TSYNC4	I / O	发送同步，收发器#4。	X	X
TSYSCLK1	O	发送系统时钟，收发器#1。	X
TSYSCLK2	O	发送系统时钟，收发器#2。	X
TSYSCLK3	O	发送系统时钟，收发器#3。	X
TSYSCLK4	O	发送系统时钟，收发器#4。	X
TTIP1	O	发送端输出，收发器#1。	X	X
TTIP2	O	发送端输出，收发器#2。	X	X
TTIP3	O	发送提示输出，收发器#3。	X	X
TTIP4	O	发送端输出，收发器#4。	X	X
TVDD1	--	传送正电源。	X	X
TVDD2	--	传送正电源。	X	X
TVDD3	--	传送正电源。	X	X
TVDD4	--	传送正电源。	X	X
TVSS1	--	发射信号接地。	X	X
TVSS2	--	发射信号接地。	X	X
TVSS3	--	发射信号接地。	X	X
TVSS4	--	发射信号接地。	X	X
或者说是() (R / W ())	O	写输入(读/写)	X	X
注1:这些实际上是每个DS21Q55供电线的四个VDD电源引脚。注2:这些实际上是每个DS21Q55供电线的三个接地引脚。注3:这些实际上是DS21Q55器件接收侧每条电源线的两个接地引脚。

DS21Q55、DS21Q50和DS21Q59的功能异同。

DS21Q55可以完成DS21Q50和DS21Q59所能完成的所有功能操作。以下是DS2155可以完成的功能，而DS21Q50或DS21Q59不能完成的功能。

E1, T1和J1操作。DS21Q50和DS21Q59都只用于E1。
JATG功能:每个设备(DS2155)都有自己的JTAG状态机，因此在测试时被视为4个独立的设备。每个DS2155 IEEE 1149.1设计都支持标准指令码SAMPLE/PRELOAD, BYPASS和EXTEST。可选的公共指令包括HIGH-Z、CLAMP和IDCODE。
高阶资料连结控制控制器。HDLC控制器通过帧块发送和接收数据。HDLC控制器可以分配到任何时隙、时隙组、时隙的一部分或Sa位(E1)。
扩展系统信息总线(ESIB)功能允许多达8个收发器，2个ds21q55，通过单次读取中断状态或其他用户可选择的报警状态信息来访问。
DS21Q50和DS21Q59都没有传输弹性存储。
DS21Q50和DS21Q59都没有每通道空闲码。
DS21Q50和DS21Q59都没有硬件信令。DS21Q50也没有SW信令功能，但DS21Q59有。

DS21Q50与DS21Q59的异同

注册Disimilarities

大多数寄存器在DS21Q50和DS21Q59之间是相同的。由于DS21Q59支持CAS/CCS信令，因此它具有DS21Q50上不可用的一些额外寄存器。

地址	R / W	注册的名字	DS21Q50	DS21Q59
1 f	R / W	测试2	X
1 f	R / W	常用控制7		X
2 f	R / W	测试1	X
2 f	R / W	常用控制6		X
30.	R / W	信令访问寄存器1		X
31	R / W	信令访问寄存器2		X
32	R / W	信令访问寄存器3		X
33	R / W	信令访问寄存器4		X
34	R / W	信令访问寄存器5		X
35	R / W	信令访问寄存器6		X
36	R / W	信令访问寄存器7		X
37	R / W	信令访问寄存器8		X
38	R / W	信令访问寄存器9		X
39	R / W	信令访问寄存器10		X
3	R / W	信令访问寄存器11		X
3 b	R / W	信令访问寄存器12		X
3 c	R / W	信令访问寄存器13		X
3 d	R / W	信令访问寄存器14		X
3 e	R / W	信令访问寄存器15		X
3 f	R / W	信令访问寄存器16		X

DS21Q59信令操作

这些信令访问寄存器在DS21Q50上不可用。寄存器SA1和SA16用于访问信令收发功能。通常，调用这些寄存器访问接收信令数据并将这些寄存器写入发送器的源信令数据。用户可以通过设置CCR6.5 = 1来读取写入发送信令缓冲区的内容，然后重新设置SA1 - SA16。然而，在大多数应用程序中，CCR6.5应该设置为= 0。

接收信号

信令数据从接收数据流中的时隙16采样并复制到接收信令缓冲区中。主机可以通过连接SA1到SA16访问信令数据。这些寄存器中的信令信息总是在多帧边界上更新。状态寄存器2中的SR2.7位可以用来警告主机，新的信令数据存在于接收信令缓冲区中。在更新信号缓冲区之前，主机有2毫秒的时间来读取它们。

传输信号

通过设置CCR6.3 = 1，使能从发送信令缓冲区插入信令数据。通过将信令数据写入SA1 - SA16，将信令数据加载到发送-信令缓冲区中。在多帧边界上，发送信令缓冲区的内容被加载到移位寄存器中，以便放置在传出数据流中的适当位位置上。用户可以利用状态寄存器2 (SR2.5)中的发送多帧中断来知道何时更新信令位。主机有2ms时间更新信令数据。用户只需更新自上次更新以来发生变化的信令数据。

CAS操作

对于CAS模式，用户必须提供CAS对齐模式(TS16上端的4个零)。这通常是通过将SA1的上4位设置为0来完成的。下面四位为报警位。用户只需要在多帧边界上更新相应的与SA2 - SA16信道相关的信令数据。

控制寄存器、ID寄存器和测试寄存器的不同之处

对于DS21Q50, DS21Q50的操作是通过一组7个控制寄存器配置的。DS21Q50只有五个公共控制寄存器(CCR1到CCR5)。

设备标识寄存器(IDR)位于地址0Fh。这个只读寄存器的MSB固定为一个表示存在E1四路收发器的MSB。接下来的3个msb被保留以供将来使用。设备ID寄存器的低4位用于标识设备的修订。此寄存器仅存在于收发器#1中。(ts0, ts1 = 0)

位于地址1E, 1F和2F十六进制的测试寄存器由工厂用于测试DS21Q50。在上电时，测试寄存器应设置为00h，以便DS21Q50正常工作。

注册名称:	印尼盾
寄存器描述:	设备标识寄存器
注册地址:	0 f十六进制

位#	7	6	5	4	3.	2	1	0
信谊	1	0	0	0	ID3	ID2下	ID1	ID0

象征	位	名称及描述
1	7	7。
0	6	6。
0	5	5。
0	4	4。
ID3	3.	芯片修订位3。表示芯片修订的十进制代码的MSB。
ID2下	1	芯片修订位2。
ID1	2	芯片修改位
ID0	0	芯片修改位0。表示芯片修订的十进制代码的LSB。

对于DS21Q59, DS21Q59的操作是通过一组9个控制寄存器配置的。共有七个通用控制寄存器(CCR1至CCR7)。

在地址0Fh处有一个设备标识寄存器(IDR)。这个只读寄存器的4个msb固定为1 0 0 1，表明存在DS21Q59 E1四路收发器。设备ID寄存器的低4位用于标识设备的修订。此寄存器仅存在于收发器#1中。(ts0, ts1 = 0)

位于地址1E的测试寄存器是工厂在测试DS21Q59时使用的。上电时，为了使DS21Q59正常工作，测试寄存器应设置为00h。

注册名称:	印尼盾
寄存器描述:	设备标识寄存器
注册地址:	0 f十六进制

位#	7	6	5	4	3.	2	1	0
信谊	1	0	0	1	ID3	ID2下	ID1	ID0

中断处理的不同之处

DS21Q59是DS21Q50的直接替代品，增加了改进的中断处理。在DS21Q59中，只要事件发生，一些基于事件的中断就会连续发生(RSLIP、SEC、TMF、RMF、TAF、RAF、RCMF)。其他基于事件的中断仅在第一次检测到事件(LOTC, PRSBD, RDMA, RSA1, RSA0)时强制INT引脚低一次，即，当接收方检测到PRBS模式时，PRBSD中断将触发一次。如果接收方继续接收到PRBS模式，则不再触发中断。如果接收方随后检测到不再发送PRBS，则接收方将复位，当它再次接收到PRBS模式时，将触发另一个中断。

DS21Q59可以快速确定4个端口中的哪个状态寄存器通过在任何端口中检查未使用的地址之一(如0Ch, 0Dh或0Eh)导致中断。

位#	7	6	5	4	3.	2	1	0
信谊	SR2P4	SR1P4	SR2P3	SR1P3	SR2P2	SR1P2	SR2P1	SR1P1

象征	位	名称及描述
SR2P4	7	状态寄存器2端口4。这个位上的1表示端口4中的状态寄存器2正在断言中断。
SR1P4	6	状态寄存器1端口4。这个位的1表示端口4的状态寄存器1正在断言中断。
SR2P3	5	状态寄存器2端口3。这个位上的1表示端口3中的状态寄存器2正在断言中断。
SR1P3	4	状态寄存器1端口3。这个位的1表示端口3中的状态寄存器1正在断言中断。
SR2P2	3.	状态寄存器2端口2。这个位上的1表示端口2中的状态寄存器2正在断言中断。
SR1P2	2	状态寄存器1端口2。这个位上的1表示端口2中的状态寄存器1正在断言中断。
SR2P1	1	状态寄存器2端口1。这个位上的1表示端口1的状态寄存器2正在断言中断。
SR1P1	0	Status Register 1端口1。这个位的1表示端口1的状态寄存器1正在断言中断。