近日，台积电宣布旗下5nm制程已进入试产阶段，支持下一世代高阶移动及高效能运算应用产品，目标锁定具备高成长性的 5G 与人工智能市场这一片蓝海。

相较于上一代产品，5 nm创新微缩功能在ARM Cortex-A72 核心上得以体现：可提供1.8 倍逻辑密度，速度提升15%，在此制程架构下，有助于设计更优异的 SRAM 及缩减模拟面积。

台积电5nm制程具备极紫外光微影技术所提供的制程简化效益，相较台积前几代制程，在相同对应的阶段，达到最佳技术成熟度，且在业界最大设计生态系统资源支持下，与客户间已展开密集的设计合作，为产品设计定案、试产活动与初期送样打下良好基础。

侯永清表示，5 nm技术能提供业界最先进的逻辑制程，协助解决人工智能及 5G 所带动对更多运算能力的需求，将与设计生态系统伙伴紧密合作，以确保在客户需要时，能提供经由验证的硅智财组合与电子设计自动化工具。