QuickLogic EOS S3 MCU + eFPGA soc是多核、超低功耗的芯片上传感器处理系统，设计用于移动市场应用，如智能手机、可穿戴设备和物联网(IoT)设备。EOS S3 SoC平台的核心是专利的类似于dsp的Flexible Fusion Engine (FFE)。为了补充FFE, EOS S3 soc还包括Arm Cortex -M4子系统，可以实现更高水平的通用处理。这种多核方法，以及多个功率岛，允许EOS S3 soc处理传感器数据，并以最高效的处理方式运行算法。

QuickLogic EOS S3 MCU + eFPGA soc提供在WLCSP42和BGA64封装与-20°C至+85°C的工作温度范围。

特性

• 多核设计

• 超低功耗类μ dsp柔性融合引擎(FFE)，用于始终在线、实时的传感器融合算法;Arm Cortex M4-F浮点处理器，用于通用处理;片上可编程逻辑，用于灵活性和将附加逻辑功能集成到单个设备

• 多核并发使算法划分能力得以实现，从而实现市场上最大功率和计算效率最高的传感器片上处理系统(SoC)

• Cortex-M4-F处理器

• 高达80MHz的工作速度

• 高达512KB的SRAM具有多种功率模式，包括深度睡眠

• 适用于计算密集型传感器处理算法(连续心率监测、室内导航、始终开机语音触发等)

• 第三代柔性融合引擎(FFE)

• 工作频率高达10MHz

• 50 kb内存控制

• 16 kb数据存储器

• 基于μ dsp的高效数学计算架构

• 非常适合始终在线、实时的传感器融合算法(如计步器、活动分类、手势识别等)

• 通信管理器

• 通过SPI Slave与主机应用处理器通信

• 20 mhz

• 音频支持脉冲密度调制(PDM)或I(2)S麦克风

• 可选硬件PDM旁路路径转发麦克风数据到应用处理器或语音编解码器

• PDM到PCM (Pulse Code Modulation)转换的专用逻辑

• 用于片上语音识别的感官低功率声音检测(LPSD)专用硬逻辑集成

• 传感器管理器

• 5KB x 18位内存

• 通过硬线I(2)C或可配置I(2)C/SPI对传感器进行完全自主(M4-F上的零负载)初始化和采样

• 可编程的织物(FPGA)

• 2400个有效逻辑单元，64Kbit RAM可用

• 8个RAM FIFO控制器

• 提供添加逻辑函数或扩充现有逻辑函数的功能

• 附加功能

• 支持32.768kHz时钟或晶体振荡器的器件电路

• 双低dropout (LDO)监管芯片上的监管

• 电源管理单元(PMU)，可在所有条件下(空闲、深度睡眠和关机)将功耗降至最低

• SPI Master, SPI Slave, I(2)S Master, I(2)S Slave, I(2)C接口

• 音频支持PDM或I(2)S麦克风

• 内部编解码器可用于脉冲密度调制(PDM)到脉冲编码调制(PCM)的转换

• 12位得尔塔西格马模数转换器(ADC)用于电池监测

• 2脚串口线调试(SWD)端口

• 系统DMA引擎，有效的数据移动

• 熔断存储器存储AES密钥，电压修剪，和其他可配置的信息

• 操作系统支持

• Android操作系统

• 实时操作系统(RTOS)兼容

• 包选项

• 42球WLCSP(27个用户I/O, 2个VCCIO银行)

• 64-ball BGA(46个用户I/O, 2个VCCIO bank)

应用程序

• 智能手机

• 穿戴

• 不间断语音应用程序

• AI推理在边缘/端点

• 通用物联网应用

产品类别

• EOS S3超低功耗传感器/语音处理器+ eFPGA

• EOS3FLF512-WRN42

• EOS3FLF512-PDN64

• EOS S3超低功耗传感器/语音处理器+ eFPGA(低电压)

• EOS3FLF512-WRN42LV

• EOS3FLF512-PDN64LV

• EOS S3超低功耗MCU + eFPGAEOS S3超低功耗MCU + eFPGA(低电压)

• EOS3FF512-WRN42LV

• EOS3FF512-PDN64LV

• EOS3FF512-WRN42

• EOS3FF512-PDN64

文档

• 数据表

• 技术参考手册

• 中断的文件

• 机械图纸

• TWS白皮书

框图

简化平台架构