数字转换器(ADC)用户已经被没完没了的数据表和应用说明指导，以低源阻抗驱动他们的ADC。然而，这些指令通常没有告诉我们如果不使用低阻抗会发生什么，以及它会对电路性能产生什么影响。本文解释了背后的原理和技术，以了解从输入到数字转换器的高源电阻引起的失真的来源。

通过查看图1中的简单电路，我们可以开始理解高源阻抗效应的问题。它解决了用一个简单的分压器将±10V信号缩放到0到5V ADC输入的常见需求。

对于该电路，进入ADC的有效驱动阻抗是回看分压器的Thevenin等效阻抗，它等于分压器电阻的并联组合。这个有限的输入电阻与ADC的输入阻抗起分压器的作用，导致如图2所示的低频增益误差。

除了增益误差外，有限输入电阻还会引起另外两个问题。第一个是沉淀时间误差。这是由于采样电容器只允许在采样周期(即采集周期)的一部分充电。在此采集期间，由于输入电阻和输入采样电容产生的额外时间常数，沉降时间将增加。该误差可以通过使用输入电容和源阻抗在采集时间段内观察RC时间常数的沉降来估计，使用以下公式:

沉降比= 1-e(-(Tacquisition/RC))

这主要是线性误差，但也可能有一些非线性成分。

第二个误差是失真，有时比上面讨论的增益误差更严重。通过认识到ADC的输入电阻和输入电容会产生一个具有频率相关增益误差的低通滤波器，可以理解这种失真的原因。这种失真是由于电容器的正常电压依赖特性引起的，这意味着电容随施加的电压而变化。这一特点在半导体工艺技术中表现得更为明显。

描述电压曲线某一区域变化的方程为:

C = C(0)×(1 + k × v -)

在哪里

C(0)为标称电容;
V是电容上的电压，
K是与半导体工艺和设计相关的常数。

该电容¹的典型曲线如图3所示。

回到图2，这个电压相关的电容导致给电容充电所需的电流随电压(除了频率)而变化。该电流通过ADC驱动阻抗，从而产生电压降误差，该误差再次随电压变化。如果这个误差与电压无关，就会产生线性误差，如上所述。然而，由于它是电压相关的，它会产生非线性误差。对于正弦波，这个误差包含谐波。并且，由于该误差起源于电流对电容的充电，因此该误差在直流时不存在，并且随着频率的增加而成比例地增大。

对于一个ADC来说，这个误差数量级的一个例子是，在500kHz输入频率下，1k欧姆源阻抗和满量程输入电压产生70dB的THD。这个失真分量将近似地随阻抗和频率线性变化。例如，输入频率和源阻抗组合(5MHz, 1k欧姆)和(500kHz, 10k欧姆)将差10倍或20dB，产生50dB的THD。请注意，由于这种效应高度依赖于设计和半导体工艺，因此不同的adc可能具有完全不同的数字。因此，这些数字不应该应用于任何设计。

没有简单的方法来确定这对你的电路有多大的问题，因为半导体制造商没有指定参数，如电压相关的输入电容。最好的建议是按照制造商推荐的最大输入电阻尺寸来满足规定的性能。始终以尽可能低的阻抗驱动ADC的输入始终是一种良好的做法。

更好的解决方案是使用集成了上述电阻分压器的IC产品。对于这些产品，IC设计工程师已经考虑了源阻抗的影响，并/或补偿了源阻抗，以确保部件符合其失真规格。

为将较高输入电压转换为内部较低电压而预先设计的部件示例包括MAX1159、MAX1189、MAX1132-35和MAX1142-45。这些转换器具有各种电源电压、输入电压和分辨率(位数)，如下表1所示。