引脚兼容的AD976x系列8位、10位、12位和14位TxDAC 低失真dac提供出色的无杂散动态范围(SFDR)规格，时钟速率高达125 MSPS，具有典型CMOS器件的低价格和低功率水平。

快速扩展的面向消费者的无线和有线通信市场已经培养了对具有良好动态(频域)性能、低成本和低功耗的高速到数字和数字到转换器的永不满足的需求。最明显的表现是为满足接收路径的需求而开发的新型CMOS ADC产品的盛宴;但目前缺乏适合多种传输信号路径应用的低成本动态性能CMOS DAC产品。

传统的时域和直流线性特性，如积分非线性(INL)、微分非线性(DNL)、故障脉冲和稳定时间，不能充分反映频域的响应和失真。大多数现有的高速CMOS dac主要用于视频应用，往往具有较差的无杂散动态范围(SFDR)和谐波失真(THD)。双极和BiCMOS器件可以提供所需的动态性能，但它们通常过于昂贵，需要双电源，并且使用太多功率，不适合未来的大批量通信应用。

低功耗需求是由通信平台的变化驱动的。它们要么变得越来越小，需要更高的组件封装密度(例如，微型和微型基站封装在挂在电线杆和建筑物侧面的小盒子里);或者是便携式的电池供电的(例如，电话、寻呼机、计费终端等);或由电话线供电(无线本地环路);或者需要备用电池(电缆电话，专线服务)。这些要求都要求低功耗以延长电池寿命，最小化散热，并能够在有限的可用功率下运行。在这方面，单一供应组件避免了额外供应的成本和效率低下。3-V单电源器件正变得非常流行，以实现更低的功耗和与高密度数字电路的兼容性。

这些对低成本、低功耗和良好动态性能的要求导致了新型高速CMOS dac的发展，用于传输应用。这款新的低成本TxDAC 系列，指定以高达125 MHz的更新速率运行，代表了高速传输路径CMOS dac的重大突破。它们提供SFDR性能，到目前为止，高速CMOS dac根本无法实现。

TxDAC家族的前五位成员包括8位50 msps AD9708AR;10位50 msps AD9760AR-50;10位125 msps AD9760AR;12位125 msps AD9762AR;以及14位125MSPS AD9764AR。所有五种型号都提供引脚兼容的28引脚SOIC封装，允许设计人员在设计周期的评估阶段轻松进行价格/性能权衡。图1显示了12位AD9762的功能框图和10位AD9760的引脚。无论分辨率如何，MSB (DB N-1)在这个家族中始终是引脚1;低分辨率设备可以直接连接到高分辨率设备的线路上。这允许统一的设计空间和直接交换不同分辨率的模型，以便进行比较、升级和降价。

这些器件是在低成本的亚微米单多晶硅双金属CMOS工艺上制造的。每个DAC和数字电路可以从单个+2.7 V到+5.5 V电源工作(提供完整的3 V，单电源操作)。每个DAC包括一个温度补偿的1.2 V带隙基准，并提供高达20 mA满量程(合规电压= 1.25 V)的差分电流输出，由片上参考放大器调节，并使用外部电阻在2 mA至20 mA之间任意设置。DAC输出在35 ns内稳定到最终值的0.25%以内。从满量程的10%到90%的上升和下降时间指定为2.5 ns，输出传播延迟仅为1 ns。

设计特点

为了消除与传统R-2R梯形结构相关的幅度相关失真，并获得卓越的交流和直流性能，txdac采用分段电流源。例如，在12位AD9762的核心有49个电流源(图1)。5个最重要的位对输出的贡献是由31个相等的电流源相加而成，每个源的权值为2- (5)FS。接下来四位的贡献是通过将15个电流源加起来，其权重为第一组的1/16(即每个2(-9)FS)。3个lsb由或多或少传统的3位二进制DAC开关电流组成，其权重分别为第二组的1/2、1/4和1/8。这种分割架构是AD9762实现其±0.5 LSB 12位DNL性能和低5 pV-s输出故障脉冲规格的关键，以及在多音应用中出色的SFDR，其中DAC的输出通常以1/2或1/4满量程运行。图2显示了AD9762的单音SFDR与不同速率下的输出电平。

在通信应用的传输路径中，分段电流源架构本身不足以实现所需的sfdr。为了减少交流失真的内在原因，特别是谐波，大量的设计工作集中在改善输出开关时序上。由此产生的创新专有锁存器和开关电路与传统CMOS“视频”DAC产品相比，SFDR增加了约20 dB。更重要的是，TxDAC系列的SFDR性能可与最好的双极和BiCMOS IC器件相媲美，但功耗和价格只是其中的一小部分。

为什么SFDR在通信中很重要?通常，被传输的信息与其他通信信道和应用共享频谱/带宽(例如，通过公共电缆广播或传输的不同电视频道，蜂窝系统中的不同呼叫者，不同的调频电台等)。如果发射机向其他频段发送虚假信号，它们会破坏、中断或消除相邻信号。这被认为是不好的做法，违反了联邦通信委员会(和其他监管机构)的规定，并可能导致法律行动。

TxDAC系列在奈奎斯特频带上的sfdr从57db (100 MSPS时产生40 mhz输出信号(10位AD9760))到78 dB (20 MSPS时产生2 mhz输出信号(14位AD9764))。表1显示了AD9760、AD9762和AD9764在不同时钟速率和输出频率下的典型SFDR和THD规格。虽然12位和14位器件对全尺寸正弦波提供类似的SFDR，但高分辨率器件对具有高峰均比和显著低电平内容的信号具有更好的SFDR。图3展示了12位AD9762在奈奎斯特范围内的典型频谱图，其输出由单个20 mhz信号组成，时钟速率为100 msps;所示为- 60.8 dB的二次谐波，剩余的杂散< -75 dB。在大多数窄带应用中，谐波被滤除，而在“窗口”或“无谐波”内的SFDR是重要的。在这种情况下，TxDAC系列提供80db范围内的性能，即使对于10位AD9760，输出频率为100 MSPS的5 mhz范围。

在宽带应用中，DAC将在其输出端产生多个信号，双音或多音性能特别令人感兴趣。一个突出的应用是两个或多个数据/语音/视频通道同时通过电缆发送。宽带蜂窝基站是另一种，除此之外，还有像ADSL(非对称数字用户线)这样的应用，它利用离散的基于多音的调制方案，并依赖于良好的多音性能。

在大多数多音应用中，传输路径DAC的输出通常在满量程范围的一小部分工作(例如，1/2或1/4 FS)，以确保DAC输出不会与接近满量程的所有通道一起剪切(剪切发射波形产生的谐波可能导致非法的“飞溅”)。图4和图5分别显示了AD9764在满量程和半量程下的8音波形的频谱图;都表示SFDRs >70db—创新转换器架构的重要成果。TxDAC系列的各种型号已经在单音测试中与BiCMOS dac进行了比较;txdac在多音应用中可重复实现更好的性能。这可能与广泛使用的R-2R阶梯网络架构造成的时序倾斜有关，txdac的专有电流开关架构已经优化到最小化。

在TxDAC核心中使用的开关电路提供了真正的差分输出，当设备被差分使用时，可以提高性能。尽管TxDAC系列的单端性能本身就很出色，但当通过变压器差分驱动输出时，可以实现最佳的谐波性能。表2展示了12位AD9762在单端差分性能上的改进，特别是在更高的频率下。

当单个+ 5v电源供电，时钟为100 MSPS时，每个DAC消耗150 mW，同时配置为20 ma满量程电流输出。当时钟在40 MSPS时，耗散降低到非常低的35 mW，从单个+ 3v电源工作，并配置为2 ma满量程输出。每个设备都支持睡眠模式，将功耗降低到<30mw(从+5 V)，当DAC不工作时。

在许多情况下，数字通信系统的优点是它的误码率(BER)。误码率通常由适当的标准/规范规定，并受组合性能、传输介质、调制方案、数据速率以及可用的均衡和纠错电路的影响。各种不同的无线和有线应用(包括用于蜂窝、个人电脑、寻呼机、无线本地环路和卫星业务的无线基站和终端，以及用于互联网接入、交互式视频机顶盒和数字用户线路(如ADSL、HDSL、VDSL等)使用许多不同的调制方案，适应不同的数据速率，并要求不同的系统级性能。

在这些情况下，缺乏与DAC性能的独特关系使得通信系统设计人员难以建立转换器所需的分辨率/动态范围。幸运的是，txdac的引脚兼容的足迹允许在开发周期的任何阶段进行性价比权衡，并为未来更高性能的系统提供了升级途径。系统设计者可以灵活地权衡误码率性能和系统成本。这种选择允许设计人员容纳一定的误差范围，补偿均衡和纠错方法和性能。此外，由于给定调制方案的数据速率与带宽和动态范围成正比，设计人员可以在高端设备上提供更高的数据速率。

图6和7显示了两种基本的传输体系结构。在基于正交的调制方案中，如QPSK和QAM，部署混频器将同相(I)和正交(Q-90度失相)信号混合成复合单边带信号进行传输。图6演示了执行I和Q信号混合的基带传输架构。在本例中，每个传输通道需要两个dac。即使在许多基带应用中使用的低输出频率下，TxDAC系列也是最佳选择，因为所有系列成员都具有以下特点:(1)低输出频率下的高SFDR;(2)低功耗，单电源，3v运行，提高系统功率效率;(3)具有竞争力的价格(可以通过对信号进行过采样(插值)来进一步降低总体成本，以减少dac的带内混叠图像，从而减轻低通滤波器的工作);(4)在同一引脚中提供的各种分辨率允许最终的成本/性能权衡。例如，在许多TxDAC beta站点应用程序中，用户开始使用一种分辨率模型，然后根据实际系统性能设计更高或更低分辨率的设备。

图7中的系统架构使用I和Q信号的数字混合，并将调制后的信号直接输入到单个DAC。在这种情况下，对DAC的带宽要求更加严格。使用数字调制，可以通过TxDAC芯片产生40 MHz范围内的中频(if)。这足以在高速调制解调器中直接传输数据，并在交互式机顶盒中直接传输上游信息。在其他应用中，它可以消除上变频器级。在这里，高SFDR、低价格、低功耗和家族引脚兼容性也是可取的(必需的)属性。如果将多个数字I&Q调制器馈送到图7所示的单个DAC中，则系统将对应于宽带传输架构，因此TxDAC系列产品的优越多音性能是主要性能属性。

10位ad9760正被用于高速互联网数据调制解调器和交互式机顶盒中，这些设备的SFDR要求在50 dB范围内，输出频率为40 MHz，时钟速率高达120 MSPS。它们也被用于无线本地环路和高速无线中继基站。12位器件被设计用于蜂窝和个人通信服务(PCS)基站、电缆前端设备和混合光纤同轴调制解调器，在这些设备中，在各种时钟和采样率下需要高达70 dB的sfdr。14位AD9764在ADSL调制解调器和下一代pc基站中找到了一个家。时钟速率为&lt的1-MHz至6-MHz信号需要70 dB;15个议员。

对于普通CMOS制造来说，芯片设计的一个主要优点是数字集成兼容性。TxDAC核心在CMOS工艺上进行了优化，可以与数字信号处理(DSP)电路有效集成，从而节省额外的电路板和成本，同时增强了性能和可靠性。通过将数字处理与DAC核心集成，可以实现比以往任何时候都更快的数字交换。

例如，在传统的双芯片直接数字合成(DDS)系统中，使用数字DDS引擎和高性能(双极)DAC，速度和分辨率受到将数字数据从DDS芯片时钟输入DAC所需的速度和功率的限制(TTL逻辑限制在约100 MSPS)。通过将DDS电路与DAC集成，实现了内部数据速率的提高。200个MSPS将是可用的和经济的。除了单片高性能DDS(见第12页)，未来的片上数字电路将包括数字调制器和插值滤波器。

TxDAC系列*产品封装在28引脚soic中，适用于-40至+85°C。评估板可用。AD9760AR-50的起价为7.84美元，AD9760为12.54美元，AD9762为18.85美元，AD9764为22.62美元。所有型号的评估板定价为150美元。

txdac由Devices Fellow Doug Mercer在我们位于马萨诸塞州威尔明顿的工厂设计。