Analog Devices公司分数n锁相环(PLL)的介绍、特性、及应用

来源：HQBUY 发布时间：2024-08-12

摘要： 一个高性能，超低抖动，分数n锁相环(PLL)与集成的压控振荡器。

ADF4382A分数阶n锁相环(PLL)是一款高性能、超低抖动分数阶n锁相环(PLL)。它具有集成的压控振荡器(VCO)，非常适合5G或数据转换器时钟应用的本地振荡器(LO)生成。该高性能锁相环的优值为- 239dBc/Hz, 1/f噪声低，整数模式下的PFD频率高达625MHz，可实现超低带内噪声和集成抖动。ADF4382A可以产生11.5GHz至21GHz的基本倍频范围内的频率，从而消除了对次谐波滤波器的需求。ADF4382A上的2个和4个输出分频器允许频率分别从5.75GHz到10.5GHz和2.875GHz到5.25GHz产生。

adi公司的ADF4382A通过在锁相环反馈环路中加入输出分频器，自动将其输出对准多个数据转换器时钟应用的输入参考边缘。为需要确定性延迟或延迟调整能力的应用提供了分辨率小于1ps的可编程输出延迟参考。跨多个设备和温度的输出延迟匹配参考允许可预测和精确的多芯片时钟和系统参考(SYSREF)校准。ADF4382A框图的简单性通过简化的串行外设接口(SPI)寄存器映射，可重复的多芯片时钟对齐以及通过允许片外SYSREF生成来限制不必要的时钟杂散，从而简化了开发时间。